[发明专利]码元同步方法、装置及设备

说明书

本申请实施例提供一种码元同步方法、装置及设备。其中，方法包括：以本地时钟频率对来自发送端的当前信号进行过采样处理，以得到第一过采样信号；以频率N×f_T0对第一过采样信号进行降采样处理，以得到第一降采样信号，N是正整数，f_T0是发送端的理想信号频率；根据单个码元上的实际降采样点数，对第一降采样信号进行边沿检测，以确定第一降采样信号中每个码元的采样起始点。本申请实施例可以在保证较高码元同步精度的情况下，降低码元同步的实现难度。

技术领域

本申请涉及数字通信技术领域，尤其涉及一种码元同步方法、装置及设备。

背景技术

在数字通信系统中，接收端为了从接收到的数字信号中恢复数据信号，需要一定速率对数字信号进行周期性的采样、判决，这要求接收端必须有一个与数字信号的码元速率同步的时钟信号，以得到准确的采样时刻。

为了正确采样、判决译码，接收端需要在数字信号中提取与数字信号的码元速率同步的时钟信号，这个过程即为码元同步。目前采用较多的码元同步方式有：基于边沿检测的方式、全数字锁相环(Digital Phase Locked Loop，DPLL)的方式。

其中，基于边沿检测的方式的同步精度较差；全数字锁相环的方式中数字锁相环的结构复杂，实现难度较大。由此分析可知，急需一种实现难度较低、同步精度较高的码元同步方案。

发明内容

本申请实施例提供一种码元同步方法、装置及设备，用以在保证较高码元同步精度的情况下，降低实现难度。

本申请实施例提供一种码元同步方法，包括：以本地时钟频率对来自发送端的当前信号进行过采样处理，以得到第一过采样信号；以频率N×f_T0对所述第一过采样信号进行降采样处理，以得到第一降采样信号，N是正整数，f_T0是所述发送端的理想信号频率；根据来自所述发送端的信号中单个码元上的实际降采样点数，对所述第一降采样信号进行边沿检测，以确定所述第一降采样信号中每个码元的采样起始点。

本申请实施例还提供一种码元同步装置，包括：过采样模块，用于以本地时钟频率对来自发送端的当前信号进行过采样处理，以得到第一过采样信号；降采样模块，用于以频率N×f_T0对所述第一过采样信号进行降采样处理，以得到第一降采样信号，N是正整数，f_T0是所述发送端的理想信号频率；边沿检测模块，用于根据来自所述发送端的信号中单个码元上的实际降采样点数，对所述第一降采样信号进行边沿检测，以确定所述第一降采样信号中每个码元的采样起始点。

本申请实施例还提供一种码元同步设备，包括：存储器以及处理器；所述存储器用于：存储一条或多条计算机指令；所述处理器用于执行所述一条或多条计算机指令，以用于：以本地时钟频率对来自发送端的当前信号进行过采样处理，以得到第一过采样信号；以频率N×f_T0对所述第一过采样信号进行降采样处理，以得到第一降采样信号，N是正整数，f_T0是所述发送端的理想信号频率；根据来自所述发送端的信号中单个码元上的实际降采样点数，对所述第一降采样信号进行边沿检测，以确定所述第一降采样信号中每个码元的采样起始点。

本申请实施例还提供一种存储有计算机程序的计算机可读存储介质，所述计算机程序被执行时能够实现本申请实施例提供的码元同步方法中的步骤。

在本申请实施例中，通过降采样处理，并结合预先得到的来自发送端的信号中单个码元上的实际降采样点数，将码元同步转换为采样点数的判断，降低了码元同步的实现难度，进一步结合边沿检测，可使每个码元的点数余量尽量不累积到下一个码元，从而更加准确地确定每个码元的采样起始点，保证码元同步的精度。

附图说明