[发明专利]适用于在轨重构FPGA的通用仿真方法和系统

权利要求书

1.一种适用于在轨重构FPGA的通用仿真方法，其特征在于，包括：

将Xilinx现场可编程门阵列FPGA开发工程中的*.bit文件转格式化为*.txt文件；

将*.txt文件的每8bit的高低位进行交换，得到符合Xilinx FGPA开发环境中的mcs格式文件；

将*.txt文件进行错误检测与纠正EDAC，得到Xilinx FPGA加载刷新数据的EDAC文件，记为：edac_data0.data、edac_data1.data、edac_data2.data；

根据FLASH中EDAC数据存储格式对所述EDAC文件进行格式整理；

将*.txt文件按照FLASH中数据存储格式，进行格式整理，得到加载刷新数据，记为：flash0_format.dat、flash1_format.dat、flash2_format.dat；

将EDAC文件edac_data0.data、edac_data1.data、edac_data2.data与加载刷新数据flash0_format.dat、flash1_format.dat、flash2_format.dat按照FLASH中扇区存储格式进行整理，得到完整的FLASH数据文件，记为flash_data_all.dat；

通过修改flash_data_all.dat文件，模拟FLASH芯片发生单粒子翻转的情况。

2.根据权利要求1所述的适用于在轨重构FPGA的通用仿真方法，其特征在于，所述Xilinx FPGA还用于接收并记录命令字及配置刷新数据。

3.根据权利要求1所述的适用于在轨重构FPGA的通用仿真方法，其特征在于，还包括：根据在轨重构系统选用的可编程只读存储器PROM的型号，在每两个Xilinx FPGA加载和刷新的数据之间添加所需的随机数；得到PROM中存储的固定数据文件，记为：prom.txt。

4.根据权利要求1所述的适用于在轨重构FPGA的通用仿真方法，其特征在于，所述按照FLASH中扇区存储格式进行整理，包括：

将加载刷新数据生成的EDAC数据按照扇区存储格式进行排列，形成FLASH数据文件flash_data_all.dat。

5.根据权利要求3所述的适用于在轨重构FPGA的通用仿真方法，其特征在于，还包括：在应用于不同卫星型号时，根据不同的PROM型号，生成相应的不同格式的PROM数据文件。

6.根据权利要求1-5任一项所述的适用于在轨重构FPGA的通用仿真方法，其特征在于，还包括：

基于verilog语言编译：*.bit转化为*.txt工具、FLASH中EDAC数据生成工具、FLASH扇区整理工具。

7.一种适用于在轨重构FPGA的通用仿真系统，其特征在于，应用权利要求1-6任一项所述的适用于在轨重构FPGA的通用仿真方法，包括：

仿复位模块、仿可编程只读存储器PROM模块、仿FLASH模块、仿时钟模块、至少一个仿Xilinx现场可编程门阵列FPGA模块，其中：

仿复位模块，用于向在轨重构现场可编程门阵列FPGA提供复位信号；

仿PROM模块，用于存储固定的Xilinx FPGA加载刷新数据，并接收在轨重构FPGA发送的prom控制信号，以及向在轨重构FPGA发送prom数据信号；

仿FLASH模块，用于接收在轨重构FPGA发送的flash控制信号，并向在轨重构FPGA发送flash数据信号；

仿Xilinx FPGA模块，用于接收在轨重构FPGA发送的加载刷新数据，并向在轨重构FPGA发送加载完毕控制信号；

仿时钟模块，用于向在轨重构现场可编程门阵列FPGA提供时钟信号。