[发明专利]基于关键内存保护机制的微处理器

说明书

本发明提出了一种基于关键内存保护机制的微处理器，内置有高速缓存Cache和内存控制器，其特征在于，在所述Cache与所述内存控制器之间的写通道上还配置有写内存保护组件；所述写内存保护组件用于审核从Cache写回到内存的下行数据。本发明在微处理器的核内配置内存保护组件，禁止受保护的内存区域被篡改，防止内存注入攻击的产生，解决现有安全处理器内部缺少安全机制的问题。

技术领域

本发明属于计算机安全领域，尤其涉及一种基于关键内存保护机制的安全微处理器。

背景技术

随着近年来计算机和智能终端的广泛普及，以及互联网技术的高速发展，设备安全的问题也更是日益凸显。而处理器作为计算设备的关键核心，处理器的安全问题将严重影响整个计算设备的安全性。

目前，针对处理器的安全技术主要有硬件虚拟化技术和TrustZone技术。例如Intel、AMD等CPU厂商，利用硬件虚拟化技术来实现CPU的安全；硬件虚拟化技术是一种基于指令调度权限管理和控制的安全机制，如虚拟机监视器(VMM，Virtual Machine Monitor，也被称为Hypervisor)，专指在使用硬件虚拟化技术时创建出的特权层，该层提供给虚拟机开发者，用来实现虚拟硬件与真实硬件的通信和事件处理，VMM的权限级别要大于操作系统的权限。如图1所示，在Intel虚拟化技术架构中，VMM的权限可被视为处于ring-1级。ARM架构CPU的TrustZone技术，为用户模式和特权模式引入了安全状态标识和判断机制，以决定系统是运行在非安全的“普通”执行环境下，还是运行在安全可信任的“安全”环境下。安全监控器(Monitor)控制着安全与“普通”环境之间的转换，图2为TrustZone模式下两个并行安全环境的示意图。

但无论是Intel硬件虚拟化技术，还是ARM的TrustZone技术，本质上都是基于度量验证和安全执行环境构建，无法做到在CPU运行时直接干预CPU核心流水线上的指令执行的实时控制，缺少安全机制直接参与核心流水线的CPU架构。

发明内容

有鉴于此，本发明的一个目的是提出一种基于关键内存保护机制的微处理器，以解决现有安全处理器内部缺少安全机制的问题。

在一些说明性实施例中，所述基于关键内存保护机制的微处理器，内置有高速缓存Cache和内存控制器，在所述Cache与所述内存控制器之间的写通道上还配置有写内存保护组件；所述写内存保护组件用于审核从Cache写回到内存的下行数据。

在一些优选地实施例中，所述写内存保护组件包括：写通道控制单元和审核单元；所述写通道控制单元，配置在所述Cache与内存控制器之间的写通道上，且与所述审核单元连接，用于在所述写通道上拦截下行数据，将其送入所述审核单元进行审核；以及将携带审核结果的下行数据送回所述写通道；所述审核单元，用于审核所述下行数据，将该下行数据及其审核结果送回所述控制单元。

在一些优选地实施例中，所述写内存保护组件还配置有用于存放需要保护的内存地址的审核表；所述审核单元被配置访问所述审核表，依据所述审核表中的保护地址审核所述下行数据，判断所述下行数据是否篡改受保护的内存区域。

在一些优选地实施例中，所述审核表存放在片内缓冲区Buffer中。

在一些优选地实施例中，在判定所述下行数据将篡改受保护的内存区域时，所述审核单元还用于修改该下行数据的目标地址；其中，修改后的所述目标地址不在内所述受保护的内存区域。

本发明的另一个目的在于提出一种计算设备，该计算设备装配有上述任一种微处理器。

与现有技术相比，本发明具有以下优点：

1.本发明在微处理器的核内配置内存保护组件，通过对从即将从Cache写入内存的过程中实现对下行数据的审核，解决现有安全处理器内部缺少安全机制的问题；