[发明专利]一种可编程配置逻辑块中的单粒子加固时钟控制电路及控制方法

说明书

一种可编程配置逻辑块中的单粒子加固时钟控制电路及控制方法，摒弃传统的时钟控制电路，采用时序和LAT结构实现对行、列、数据信号的锁存和译码，并实现将使能信号与时钟信号同步，产生移位交叠时钟，控制数据的移位；在此基础上采用加固SRAM和加固RS触发器设计实现用户寄存器的抗单粒子加固功能，提高了时钟控制电路的抗单例子翻转的能力。本发明单粒子加固时钟控制电路电路中单粒子加固指标比传统寄存器提高3个数量级，使用户在使用可编程用户寄存器时具有更高的灵活性、更好的时序性能和极高的抗单粒子加固指标。

技术领域

本发明涉及涉及一种可编程配置逻辑块中的单粒 子加固时钟控制电路及控制方法，特别是一种针对可编程逻辑器件应用需求而优化设计的可编程配置逻辑块中的时钟控制电路及控制方法，属于集成电路领域。

背景技术

可编程逻辑器件具有灵活性高、成本低、周期短等优点，能够大大缩短了产品的研制周期和最大化降低了风险，已经成为集成电路产业中的核心元器件。其中可编程配置逻辑块中的时钟控制读写电路是可编程逻辑器件中实现用户逻辑功能的核心电路，可以根据用户的需求编程实现多种时序功能。由于空间单粒子效应的影响，会使可编程用户寄存器中的数据发生单粒子翻转，造成用户存储数据的错误，如果发生单粒子翻转的，会使这个用户功能中断。传统的可编程配置逻辑块中的时钟控制电路通过产生脉冲来反复读写存储单元来控制时钟译码与移位操作，对于可编程逻辑器件的既有灵活的可编程特性、抗单粒子翻转能力有限。同时，这些可编程配置逻辑块中的时钟控制电路需要能够工作在很高的频率，其建立/保持时间需要严格设计。因此，必须针对可编程逻辑器件既保证可编程配置逻辑块中的时钟控制具有灵活的可编程特性，同时满足用户的速度和时序的设计要求和极高的抗单粒子加固指标。

发明内容

本发明解决的技术问题为：克服现有技术不足，提供一种可编程配置逻辑块中的单粒子加固时钟控制电路及控制方法，针对可编程逻辑器件的空间应用环境，克服现有技术的不足之处，提供了一种针对可编程配置逻辑块中的时钟控制电路，有灵活的可编程特性，解决了单粒子翻转造成存储数据的错误，解决了反复读写存储单元来控制时钟译码与移位，解决了钟控制电路不能够工作在很高的频率，解决了用户对较快速度和时序的设计要求。

本发明解决的技术方案为：一种可编程配置逻辑块中的单粒子加固时钟控制电路，包括：时钟输入电路、行列控制产生电路、加固RS触发器、加固SRAM；

时钟输入电路，在全局控制信号均有效时，外部的普通时钟信号clk能够输入时钟输入电路，当接到用户输入的移位信号shift时，将普通时钟信号clk转换成交叠移位时钟信号，送至加固RS触发器；

加固RS触发器，对交叠移位时钟信号或普通时钟信号进行抗辐射加固后得到抗辐射加固的交叠移位时钟信号或抗辐射加固的普通时钟信号送至加固SRAM中，加固SRAM收到抗辐射加固的交叠移位时钟信号或抗辐射加固的普通时钟信号后，由该时钟信号控制加固SRAM进行数据读写或移位；

时钟输入电路将经过反相器驱动的普通时钟信号clk送至行列控制产生电路，行列控制产生电路在收到反相器驱动的普通时钟信号clk时，对反相器驱动的普通时钟信号clk进行延时后，与普通时钟信号clk进行叠加，得到行列数据控制信号，行列数据控制信号能够控制行列控制产生电路对输入到行列控制产生电路的数据、行信号和列信号，进行锁存，并对锁存后的信号进行译码，然后将译码后的信号送至加固SRAM中，译码后的信号能够选择加固SRAM中的SRAM阵列进行数据读写或移位。

全局控制信号，包括：电路有效信号ce、写有效信号we、全局写有效信号gwe、全局高电平有效信号GHIGH；全局信号能够始终控制电路正常工作；电路有效信号ce的功能是整个时钟控制电路正常工作的控制信号，写有效信号we的功能是对加固SRAM正常写操作的控制信号，全局写有效信号 gwe的功能是对加固SRAM正常写操作的全局控制信号，GHIGH的功能是对加固SRAM正常写操作的全局高电平控制信号。