[发明专利]多粒度并行运算乘法器

权利要求书

1.一种多粒度并行乘法器，其特征在于，所述乘法器支持粒度包含比特位为32bit的word类型、比特位为16bit的short类型和/或比特位为8bit的byte类型的源操作数的并行运算，所述乘法器包括：乘法部分积生成器、部分积压缩器以及加法器；

其中，所述乘法部分积生成器包括：

比特位扩展单元，用于根据源操作数的粒度对所述源操作数进行比特位扩展，生成与所述粒度对应的待操作数；

编码单元，用于根据布思编码以及待操作数的粒度对所述待操作数进行编码，生成与所待操作数的粒度对应的第一部分积阵列；

阵列处理单元，用于根据所述第一部分积阵列的粒度将每个粒度的第一部分积阵列进行映射得到映射阵列，并分别对所述映射阵列的每一列进行排序，将所述每一列的有效位移动到该列的最上面，然后对排序后的全部粒度的第一部分积阵列取并集以使多粒度并行运算，生成对应的第二部分积阵列；

所述部分积压缩器用于对所述第二部分积阵列进行压缩处理，得到两项中间部分积；

所述加法器用于对压缩处理得到的两项中间部分积进行相加，得到最终乘积。

2.根据权利要求1所述的乘法器，其特征在于，所述比特位扩展单元进一步用于：根据源操作数的粒度对所述源操作数进行比特位扩展，生成与所述粒度对应的长度为36bit的待操作数。

3.根据权利要求2所述的乘法器，其特征在于，所述编码单元进一步用于：将所述长度为36bit的待操作数平均分为4段长度为9bit的待操作数，并分别针对每段长度为9bit的待操作数进行基4-布思编码。

4.根据权利要求1所述的乘法器，其特征在于，对于比特位为32bit的word类型的源操作数，所述编码单元具体用于生成总共为19行的第一部分积阵列。

5.根据权利要求1所述的乘法器，其特征在于，对于比特位为16bit的short类型的源操作数，所述编码单元具体用于生成总共为22行的第一部分积阵列。

6.根据权利要求1所述的乘法器，其特征在于，对于比特位为8bit的byte类型的源操作数，所述编码单元具体用于生成总共为14行的第一部分积阵列。

7.根据权利要求4-6中任一项所述的乘法器，其特征在于，所述编码单元进一步用于：为每个第一部分积阵列对应构造一个等长的有效位阵列，用于标识所述第一部分积阵列上的每一位数据是否有效。

8.根据权利要求1所述的乘法器，其特征在于，所述部分积压缩器进一步用于：根据华莱士树结构对所述第二部分积阵列进行并行压缩处理，直至得到两行中间部分积。