[发明专利]一种芯片可靠性设计的方法及装置

说明书

技术领域

本发明涉及芯片设计技术领域，特别涉及一种芯片可靠性设计的方法及装置。

背景技术

在科学技术迅猛发展的今天，以微电子技术为基础的电子信息技术掀起一场新技术革命。随着大规模集成电路的不断发展，尤其是硅集成电路工艺向亚微米乃至深亚微米的不断推进，电路集成度以及性价比被不断提高，高性能、密度和可靠性是大规模集成电路发展的方向和目标，主要原因如下：1.集成度提高可使器件和电路的性能得到提高，同时降低单个产品价格，这是集成电路技术发展的原动力；2.电路可靠性的问题变得越来越重要，尤其在电力、航天航空、军用等领域，对电子装备提出了长时间、全天候可靠运行严苛要求。因此，高集成、高性能和高可靠性对大规模集成电路发展具有极其重要的意义。

芯片电路可靠性需从其底层器件源头构建，而器件模型则是重中之重。国外对器件模型研究较早，早期提出不同优化级别SPICE level模型，在分析小尺寸器件上得到了广泛认可。随着器件模型的不断发展，考虑了更多器件效应的高版本的器件模型越来越完善，但却始终未考虑到器件随着工作时间的延长器件性能发生的变化，无法表征器件的可靠性。2004年国际集成电路设计技术大会上提出了器件可靠性建模概念和思路，即将器件可靠性模型嵌入到SPICE模型中，对器件的可靠性进行仿真。目前，一些著名的半导体公司(如:恩智浦、德州仪器、仙童、飞思卡尔等公司)开始对器件可靠性建模，主要包括在电路设计阶段对热载流子、栅氧完整性、负偏置温度不稳定性等可靠性进行了仿真，获得了良好的效果。然而，晶圆级的可靠性研究目前还在研发阶段，目前能嵌入到电路仿真器的可靠性模型没有统一的标准。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种芯片可靠性设计的方法及装置，从而克服现有芯片设计过程中可靠性分析不足的缺陷。

本发明实施例提供的一种芯片可靠性设计的方法，包括：获取待测器件的电学参数随时间的变化规律，所述待测器件为待测芯片中的器件；根据所述变化规律确定相对应的待测器件负荷的边界条件；建立待测器件的状态侦测模型，实时探测所述待测器件的工作参数；将所述工作参数与所述边界条件进行对比，在所述工作参数超出所述边界条件相对应的范围时，生成报警信号。

在一种可能的实现方式中，在所述建立待测器件的状态侦测模型之后，该方法还包括：将所述待测器件的紧凑模型和所述状态侦测模型封装为可靠性模型，所述紧凑模型用于描述所述待测器件的器件电学特性。

在一种可能的实现方式中，所述获取待测器件的电学参数随时间的变化规律包括：对待测器件进行可靠性试验，确定所述待测器件的电学参数在所加应力条件下随时间变化的数据组；根据所述数据组确定电学参数随时间变化的拟合函数。

在一种可能的实现方式中，该方法还包括：在所述工作参数符合所述边界条件时，执行电路仿真设计操作，并在仿真结果满足符合要求时绘制版图。

基于同样的发明构思，本发明实施例还提供一种芯片可靠性设计的装置，包括：获取模块，用于获取待测器件的电学参数随时间的变化规律，所述待测器件为待测芯片中的器件；确定模块，用于根据所述变化规律确定相对应的待测器件负荷的边界条件；侦测模块，用于建立待测器件的状态侦测模型，实时探测所述待测器件的工作参数；处理模块，用于将所述工作参数与所述边界条件进行对比，在所述工作参数超出所述边界条件相对应的范围时，生成报警信号。

在一种可能的实现方式中，该装置还包括：封装模块；在所述侦测模块建立待测器件的状态侦测模型之后，所述封装模块用于将所述待测器件的紧凑模型和所述状态侦测模型封装为可靠性模型，所述紧凑模型用于描述所述待测器件的器件电学特性。

在一种可能的实现方式中，所述获取模块用于：对待测器件进行可靠性试验，确定所述待测器件的电学参数在所加应力条件下随时间变化的数据组；根据所述数据组确定电学参数随时间变化的拟合函数。

在一种可能的实现方式中，所述处理模块还用于：在所述工作参数符合所述边界条件时，执行电路仿真设计操作，并在仿真结果满足符合要求时绘制版图。