[发明专利]基于FPGA的正弦信号实时解算方法

权利要求书

1.一种基于FPGA的正弦信号实时解算装置，其特征在于：包括信号采集控制模块、正弦信号有效值解算模块、正弦信号频率计算模块；信号采集控制模块控制AD采集芯片，将模拟量转换成数字量，实现正弦信号模拟量向数字量的转换；正弦信号有效值解算模块依据采集的正弦信号数字量解算出正弦信号有效值；正弦信号频率计算模块依据采集的正弦信号数字量计算出正弦信号的频率，并送入信号采集控制模块，信号采集控制模块根据正弦信号频率实时调整采样周期。

2.根据权利要求1所述的基于FPGA的正弦信号实时解算装置，其特征在于：信号采集控制模块根据正弦信号频率调整采样周期，并在FPGA内利用有限状态机控制AD采集芯片，确保在一个正弦信号整周期上以等时间间隔采集128个数据点。

3.根据权利要求1所述的基于FPGA的正弦信号实时解算装置，其特征在于：正弦信号有效值解算模块接收采集的数据，并用128×16bit的寄存器空间以FIFO的方式存储采集数据的绝对值，对寄存器空间内的128个数据求平均，求得的均值结果再乘以系数π√2/4即为正弦信号有效值，FIFO每接收一个新的数据，正弦信号有效值解算模块输出一次正弦信号有效值求解结果。

4.根据权利要求1所述的基于FPGA的正弦信号实时解算装置，其特征在于：正弦信号频率计算模块接收采集的数据，并捕捉信号过零点时刻，以FPGA基准时钟为基本时间单位，通过计时正弦信号过零点的时间确定对应的正弦信号的频率，并将结果送入信号采集控制模块。

5.一种基于FPGA的正弦信号实时解算方法，其特征在于，包括以下步骤：

步骤1：调整采样频率

对信号采集控制模块采用有限状态机进行模块构建，t1～t5为状态转换时刻，其中t1～t4由选用的AD采集芯片要求的具体控制时序决定，t5则由正弦信号频率计算模块反馈的正弦信号频率Fre_DB决定，即t5＝Fre_DB>>7；

步骤2：信号采集

信号采集控制模块通过有限状态机状态切换完成信号采集过程；

首先，FPGA上电初始化后，启动定时器，在t1时刻置位复位信号，对AD采集芯片进行初始化复位；

然后在t2时刻置位模数转换信号F_CONVST，启动AD采集芯片进行模数转换；

模数转换完成后，在t3时刻置位片选信号F_CS，片选AD采集芯片，在t4时刻置位读信号F_RD，从AD采集芯片的数据输出端读取数据AD_DB，并分别将数据送向正弦信号有效值解算模块和正弦信号频率计算模块；

最后在t5时刻清零定时器，准备转入AD转换状态，进行下一次的循环采样；

步骤3：解算正弦信号有效值

首先信号采集控制模块每完成一次数据采集，正弦信号有效值解算模块就接收一次信号采集控制模块送入的新数据；

然后正弦信号有效值解算模块通过求原码和更改符号位的方式获得新数据的绝对值，并将该绝对值装载入FIFO中，同时FIFO剔除存储空间中最早期的数据，使得FIFO完成一次数据更新；

最后FPGA对FIFO中的数累加后再右移7位，获得正弦信号绝对值的平均值，该平均值乘上常系数即为正弦信号有效值。

步骤4：频率反馈

信号采集控制模块每完成一次数据采集，正弦信号频率计算模块就接收一次信号采集控制模块送入的新数据，

首先正弦信号频率计算模块检测新数据的符号位，并将该次数据的符号位进行寄存，

当检测到当前符号位为0，而前一次寄存的符号位为1时，则判定当前数据为采集数据由负值转为正值的过零点数据，并启动定时器；

然后通过相同的方式捕捉下一次采集数据由负值转为正值的时刻，并寄存当前定时器数值，同时定时器清零，准备下一个循环的频率计算；

最后将当前寄存的定时器数值Fre_DB作为正弦信号频率的表征值送入信号采集控制模块。