[发明专利]FPGA卡用DDR的方法、系统、装置及可读存储介质

说明书

本发明公开了一种FPGA卡使用DDR的方法、系统、装置及可读存储介质，包括将现场可编程门阵列FPGA卡通过逻辑分割成多张虚拟卡；分别配置与每张虚拟卡一一对应的滑窗的参数，每个滑窗的参数包括与其对应的虚拟卡接入滑窗的虚拟地址和滑窗接入双速率同步动态随机存储器DDR的物理地址，虚拟地址包括第一起始地址和第一地址长度，物理地址包括第二起始地址和第二地址长度，每个滑窗配置的第一起始地址均相同；每个滑窗接收与其对应的虚拟卡发送的包括虚拟地址的虚拟地址请求，根据虚拟地址请求及物理地址生成物理地址请求并发送给DDR。本发明实现了将FPGA卡的DDR空间划分给多张虚拟卡使用，以满足不同用户的需求。

技术领域

本发明涉及一种FPGA卡用DDR的方法、系统、装置及可读存储介质。

背景技术

随着高性能计算和人工智能技术的快速发展以及大数据的爆发式增长，具有一定可编程性的FPGA(Field Programmable Gate Array，现场可编程门阵列)卡，以其集成度高、处理速度快、执行效率高等优点广泛的应用于加速计算、压缩、解压缩、人工智能等领域。目前一般是一张FPGA卡加载一个用户逻辑，并且该用户逻辑独占DDR(Double DateRate，双速率同步动态随机存储器)，来满足某一个用户的需求，但是，当FPGA卡作为多张虚拟卡使用时，即一张FPGA卡加载多个用户逻辑时，如何将多个用户逻辑合理的接入DDR，以实现在一张FPGA卡上满足多个用户的需求，还没有一个完善的解决方案。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种FPGA卡使用DDR的方法、系统、装置及可读存储介质，实现了将FPGA卡的DDR空间划分给多张虚拟卡使用，以满足不同用户的需求。

为解决上述技术问题，本发明提供了一种FPGA卡使用DDR的方法，包括：

将现场可编程门阵列FPGA卡通过逻辑分割成多张虚拟卡；

分别配置与每张所述虚拟卡一一对应的滑窗的参数，其中，每个所述滑窗的参数包括与其对应的虚拟卡接入所述滑窗的虚拟地址和所述滑窗接入双速率同步动态随机存储器DDR的物理地址，所述虚拟地址包括第一起始地址和第一地址长度，所述物理地址包括第二起始地址和第二地址长度，每个所述滑窗配置的第一起始地址均相同；

每个所述滑窗接收与其对应的虚拟卡发送的包括所述虚拟地址的虚拟地址请求，根据所述虚拟地址请求及所述物理地址生成物理地址请求并发送给所述DDR，以实现多张所述虚拟卡共享所述DDR。

优选的，所述分别配置与每张所述虚拟卡一一对应的滑窗的参数的过程具体为：

通过总线标准PCIE的bar空间分别配置与每张所述虚拟卡一一对应的滑窗的参数。

优选的，所述根据所述虚拟地址请求及所述物理地址生成物理地址请求并发送给所述DDR的过程具体为：

根据所述虚拟地址请求及所述物理地址生成物理地址请求并发送给总线，所述总线接收所述物理地址请求，并通过轮询的方式将所述物理地址请求发送给所述DDR。

为解决上述技术问题，本发明还提供了一种FPGA卡使用DDR的系统，包括：

分割模块，用于将现场可编程门阵列FPGA卡通过逻辑分割成多张虚拟卡；

配置模块，用于分别配置与每张所述虚拟卡一一对应的滑窗的参数，其中，每个所述滑窗的参数包括与其对应的的虚拟卡接入所述滑窗的虚拟地址和所述滑窗接入双速率同步动态随机存储器DDR的物理地址，所述虚拟地址包括第一起始地址和第一地址长度，所述物理地址包括第二起始地址和第二地址长度，每个所述滑窗配置的第一起始地址均相同；