[发明专利]N位混合结构模数转换器及包含其的集成电路芯片

说明书

本发明公开一种N位混合结构模数转换器及包括其的集成电路芯片，该模数转换器器包括前级采样电容阵列、后级电容阵列以及比较器组，前级采样电容阵列包括2^N‑1组并列排布的第一电容阵列单元，第一电容阵列单元包括两组并联电容串，并联电容串的输入端分别与差分模拟信号及第一预设参考信号切换连接，输出端分别与比较器组的输入端连接，后级电容阵列的输入端分别与比较器组的输出及差分模拟信号切换连接，后级电容阵列的输出端作为模数转换器的输出；该N位混合结构模数转换器的纯电容阵列对于模拟差分信号友好；模拟差分信号的两路差分输入可共用同一比较器单元，因此，相较于传统，比较器的数量将减少一半，可降低整个集成芯片的功耗。

技术领域

本发明涉及集成电路技术领域，特别涉及一种N位混合结构模数转换器及包括其的集成电路芯片。

背景技术

当前市场上的ADC(Analog-to-Digital Converter，模数转换器)根据性能特点的不同，主要分为以下几种结构：逐次逼近模数转换器(SAR ADC)，流水线模数转换器(pipeline ADC)，全闪速模数转换器(FLASH ADC)，时间交织模数转换器(time-interleaved ADC)，∑Δ模数转换器(sigma-delta ADC)。不同的结构有不同的优势跟劣势，比如SAR ADC的优势是低功耗，精度也比较高，缺点是转换速度受工艺限制，很难提高；FLASH ADC的优势是速度很快，但它的缺点也很明显，精度低而且功耗大。

近年来ADC的发展，单结构的ADC各方面性能已经接近其工艺极限，但因为芯片行业摩尔定律的驱动，市场对ADC性能的要求也越来越苛刻，因此在最近几年混合结构ADC(hybrid ADC)开始成为一种新的主流结构；混合结构ADC一般是以SAR ADC为主体，混合其他结构的ADC。这种混合形式的ADC，会继承SAR ADC和其他结构ADC的特点，其性能空间和设计难度都会更大一些。但如果设计者处理不当，hybrid ADC的性能反而会不如单结构ADC。比如FLASH-SAR ADC，将电阻分压式的FLASH和电容阵列式的SAR混合，它们混合的效果却并不理想。一方面由于FLASH的功耗过于巨大，所以FLASH-SAR的低功耗优势并不明显，尽管它的主体仍然是低功耗的SAR，FLASH-SAR相比较于单纯的SAR虽然有少量速度上的优势，却在功耗上比纯SAR高出很多。另一方面，电阻分压式的FLASH首先它对差分信号并不友好，其次它用到多个比较器，却对于比较器的失调过于敏感，而SAR的所有转换动作都是基于电容阵列(CDAC)切换配合一个比较器对采样差分信号(电压)的运算实现的，并没有这两个缺点，所以电阻分压式的FLASH在和SAR混合完成一次转换时，会引入这些新的缺陷导致FLASH-SAR ADC实现同样精度比起纯SAR的ADC需要更大的代价，比如更苛刻的设计要求，甚至不可避免的额外速度损耗。

发明内容

本发明的主要目的是提出一种N位混合结构模数转换器，旨在以最小的代价实现FLASH和SAR的混合结构。

为实现上述目的，本发明提出的N位混合结构模数转换器，包括前级采样电容阵列、后级电容阵列以及比较器组，所述前级采样电容阵列包括2^N-1组并列排布的第一电容阵列单元，每一所述第一电容阵列单元包括两组并联电容串，所述并联电容串的输入端分别与差分模拟信号及第一预设参考信号切换连接，所述并联电容串的输出端分别与比较器组对应的输入端连接，所述后级电容阵列的输入端分别与比较器组的输出及差分模拟信号切换连接，所述后级电容阵列的输出端作为模数转换器的输出。

优选地，所述并联电容串包括2^N-1个并联连接的第一电容，各所述第一电容的上极板连接在一起作为所述并联电容串的输出端，各所述第一电容的下极板均连接有第一开关，各第一电容的下极板通过第一开关在差分模拟信号和第一预设参考信号之间切换连接。