[发明专利]磁性差分环路滤波器电容器元件及其相关方法

说明书

本申请公开了利用磁性差分环路滤波器电容器元件的装置和方法，这些磁性差分环路滤波器电容器元件在锁相环(PLL)电路的器件布局中被物理定位为邻近(多个)压控振荡器(VCO)电感器。此类PLL电路可被用于例如产生PLL输出信号，以用于RF接收器、RF发射器、RF收发器和被配置为利用PLL输出信号的任意其他类型的电路，该PLL输出信号的相位基于输入信号的相位。

技术领域

所公开的装置和方法总体涉及环路滤波器电路系统，并且更具体地涉及环路滤波器电容器元件。

背景技术

在现代集成式收发器中，频率合成器是构建块电路。为了满足相位噪声需求且同时消耗较少的功率，在频率合成器中采用电感-电容式压控振荡器(LC-VCO)。当使得电流流过包围一定区域的电感器导线时，在LC-VCO电路中将存在电感(L)。为了实现具有现代收发器通常所需的高品质因数的电感值，使用有效的硅区域。放置在由电感器包围的区域中的其他电路系统由于涡流损耗导致电感器的品质因数退化，并且因此降低了频率合成器的相位噪声性能。

在基于铜的半导体制造工艺中，对于化学机械加工(CMP)，在所有层中(包括由频率合成器电感器包围的区域)均需要最小的金属密度。小片金属作为“密度填充件(densityfill)”被放置在所包围的电感器区域内，以满足该最小密度要求。这些金属片是小的，以降低涡流损耗并且仅用于满足加工的金属密度要求。

发明内容

本文公开使用环路滤波器电容器元件的装置和方法，该环路滤波器电容器元件可以在锁相环(PLL)电路的器件布局中被物理定位为邻近(多个)LC-VCO电感器。例如，可以采用此类PLL电路来产生PLL输出信号，以用于RF接收器、RF发射器、RF收发器和被配置为使用具有基于输入信号相位的相位的PLL输出信号的任意类型的电路。PLL输出信号的电路应用的具体示例包括但不限于RF发射期间的本地振荡器(LO)上转换和RF接收期间的LO下转换。此类PLL电路的一个或多个环路滤波器电容器元件可以均被配置为产生相反方向的多个分量磁场的磁性差分电容器电路，使得得到的复合磁场在空间中的任意点处是相反分量磁场的叠加，并且因此其磁场强度小于分量磁场单独的磁场强度。并且，通过相互作用，此类磁性差分电容器电路比其他类似布局的非磁性差分电容器电路更不易受外部磁场的影响。

在一个实施例中，可以提供一种集成电路器件，其中PLL环路滤波器的集成电容器的金属结构可以被划分成相对更小的电容器单元或元件，这些电容器单元或元件电耦接在一起并且以磁性差分模式配置，并且至少部分地被放置在由可以包括一个或多个电感器元件的至少一个LC-VCO电感器结构包围的器件区域内。在一个示例性实施例中，可以实施该环路滤波器电容器配置以便在由电感器结构包围的否则为空的器件区域中满足半导体加工金属密度要求，同时在常规集成电路系统器件的PLL电路系统中闲置和浪费的该被包围器件区域的硅片空间中提供有用的环路滤波器电容器电路系统。在进一步的示例性实施例中，可以定位磁性差分环路滤波器电容器元件以部分代替或全部代替金属片“密度填充”，其通常被放置在由LC-VCO电感器结构包围的器件区域内。

在所公开的装置和方法的实践中，可以在由LC-VCO电感器包围的器件区域内实施环路滤波器电容器元件的磁性差分布置，以降低电感器的磁场与从通过PLL的环路滤波器电容器的电流产生的磁场之间的相互作用，由此降低寄生耦合(spurious coupling)。在进一步实施例中，可以不在LC-VCO电感器金属的正上方或正下方放置环路滤波器电容器电路系统，以便防止VCO中的电感器的自谐振频率的退化，例如，在一个实施例中该VCO可以是高频VCO(例如，频率大于约2GHz)。以此方式，可以实施所公开的系统和方法，以便以某种方式为集成电路器件的PLL提供环路滤波器电容器，该方式被配置为相比于常规集成PLL电路系统节省集成电路器件的硅面积，并且不会对PLL的操作造成性能损失。