[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中半导体器件包括：半导体衬底；位于半导体衬底上的鳍部；位于半导体衬底上且覆盖鳍部部分侧壁的隔离结构；位于隔离结构上且横跨鳍部的第一栅极结构，第一栅极结构覆盖鳍部的部分顶部表面和部分侧壁表面；位于第一栅极结构两侧侧壁且横跨鳍部的侧墙，侧墙包括底侧墙区和顶侧墙区，底侧墙区位于隔离结构表面且覆盖第一栅极结构部分侧壁和鳍部部分侧壁，底侧墙区的顶部低于鳍部的顶部表面，顶侧墙区位于底侧墙区上和鳍部顶部表面上，底侧墙区的厚度大于顶侧墙区的厚度；位于第一栅极结构和侧墙两侧鳍部中的源漏掺杂区。所述半导体器件的性能得到提高。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：在栅极结构施加电压，通过调节栅极结构底部沟道的电流来产生开关信号。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。

然而，现有的鳍式场效应晶体管构成的半导体器件的性能有待提高。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件，包括：半导体衬底；位于半导体衬底上的鳍部；位于半导体衬底上且覆盖鳍部部分侧壁的隔离结构；位于隔离结构上且横跨鳍部的第一栅极结构，第一栅极结构覆盖鳍部的部分顶部表面和部分侧壁表面；位于第一栅极结构两侧侧壁且横跨鳍部的侧墙，侧墙包括底侧墙区和顶侧墙区，底侧墙区位于隔离结构表面且覆盖第一栅极结构部分侧壁和鳍部部分侧壁，底侧墙区的顶部低于鳍部的顶部表面，顶侧墙区位于底侧墙区上和鳍部顶部表面上，底侧墙区的厚度大于顶侧墙区的厚度；位于第一栅极结构和侧墙两侧鳍部中的源漏掺杂区。

可选的，所述鳍部的顶部宽度小于鳍部的底部宽度。

可选的，在垂直于半导体衬底表面的方向上，所述鳍部的顶部表面至所述隔离结构的顶部表面具有第一高度，所述底侧墙区具有第二高度，第二高度为第一高度的1/4～1/2。

可选的，所述底侧墙区的厚度为所述顶侧墙区厚度的1.1倍～1.5倍。

可选的，所述底侧墙区的厚度为5.5nm～15nm；所述顶侧墙区的厚度为5nm～10nm。

可选的，所述侧墙的材料为SiN、SiBCN、SiCN或SiBN。

本发明还提供一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上具有鳍部和覆盖鳍部部分侧壁的隔离结构；在隔离结构上形成横跨鳍部的第一栅极结构，第一栅极结构覆盖鳍部的部分顶部表面和部分侧壁表面；在第一栅极结构两侧侧壁形成横跨鳍部的侧墙，侧墙包括底侧墙区和顶侧墙区，底侧墙区位于隔离结构表面且覆盖第一栅极结构部分侧壁和鳍部部分侧壁，底侧墙区的顶部低于鳍部的顶部表面，顶侧墙区位于底侧墙区上上和鳍部顶部表面上，底侧墙区的厚度大于顶侧墙区的厚度；在第一栅极结构和侧墙两侧的鳍部中形成源漏掺杂区。

可选的，所述侧墙还位于第一栅极结构的平行于鳍部宽度方向的侧壁；形成所述侧墙的方法包括：在隔离结构上形成初始侧墙，初始侧墙位于第一栅极结构的平行于第一栅极结构延伸方向的侧壁、以及垂直于第一栅极结构延伸方向的侧壁；在隔离结构上形成覆盖部分初始侧墙侧壁的牺牲层，且牺牲层的顶部表面低于鳍部的顶部表面；以牺牲层为掩膜刻蚀初始侧墙以减薄牺牲层暴露出的初始侧墙，使初始侧墙形成所述侧墙；以牺牲层为掩膜刻蚀初始侧墙后，去除牺牲层。