[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底上具有相邻的第一鳍部和第二鳍部，所述半导体衬底上还具有覆盖第一鳍部和第二鳍部部分侧壁的隔离层；在第一鳍部上形成第一初始掺杂层；在第二鳍部上形成第二初始掺杂层，第二初始掺杂层与第一初始掺杂层相邻；对第一初始掺杂层和第二初始掺杂层进行氧化处理，使第一初始掺杂层形成第一掺杂层以及位于第一掺杂层表面的第一氧化层，使第二初始掺杂层形成第二掺杂层以及第二掺杂层表面的第二氧化层；去除第一氧化层和第二氧化层。所述方法提高半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件，目前正被广泛应用，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

然而，现有技术中半导体器件的电学性能较差。

发明内容

本发明解决的技术问题是提高一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明实施例提供一种提供半导体衬底，包括：提供半导体衬底，所述半导体衬底上具有相邻的第一鳍部和第二鳍部，所述衬底上还具有覆盖第一鳍部和第二鳍部部分侧壁的隔离层；在第一鳍部上形成第一初始掺杂层；在第二鳍部上形成第二初始掺杂层，第二初始掺杂层与第一初始掺杂层相邻；对第一初始掺杂层和第二初始掺杂层进行氧化处理，使第一初始掺杂层形成第一掺杂层以及位于第一掺杂层表面的第一氧化层，使第二初始掺杂层形成第二掺杂层以及第二掺杂层表面的第二氧化层；去除第一氧化层和第二氧化层。

可选的，对第一初始掺杂层和第二初始掺杂层进行氧化处理的工艺包括：干法氧化工艺或湿法氧化工艺。

可选的，所述第一氧化层的厚度为10埃～50埃。

可选的，去除所述第一氧化层和第二氧化层的工艺包括：干法刻蚀工艺。

可选的，在形成第一初始掺杂层和第二初始掺杂层之前，在所述半导体衬底上形成横跨第一鳍部的第一栅极结构和横跨第二鳍部的第二栅极结构，所述第一栅极结构覆盖第一鳍部的部分顶部表面和部分侧壁表面，所述第二栅极结构覆盖第二鳍部的部分顶部表面和部分侧壁表面。

可选的，所述第一初始掺杂层的形成步骤包括：形成横跨第一鳍部的第一栅极结构之后，在第一栅极结构两侧的鳍部中形成第一凹槽，在第一凹槽中形成第一初始掺杂层。

可选的，形成所述第一初始掺杂层的工艺包括外延生长工艺。

可选的，在外延生长形成第一初始掺杂层的过程中，还包括对所述第一初始掺杂层进行原位掺杂，在第一初始掺杂层内掺杂第一离子。

可选的，当所述第一栅极结构用于形成P型器件时，第一初始掺杂层的材料包括掺杂有第一离子的硅锗，第一离子的导电类型为P型；当所述第一栅极结构用于形成N型器件时，第一初始掺杂层的材料包括掺杂有第一离子的硅，第一离子的导电类型为N型。

可选的，在形成第一栅极结构之后，在第一凹槽形成之前，还包括在第一栅极结构侧壁表面形成第一侧墙。

可选的，在所述第一侧墙形成之后，第一凹槽形成之前，对所述栅极结构和第一侧墙两侧的第一鳍部进行离子注入，形成第一轻掺杂区。