[发明专利]交织方法和交织装置

说明书

本申请提供了一种交织方法，能够在不增加交织复杂度的情况下，提升纠错性能。该方法包括：获取第一比特序列，所述第一比特序列包括N个比特；根据至少一个读取间隔从所述第一比特序列中读取比特，得到L个比特集合，每个比特集合中包括所述第一比特序列中的至少一个比特，任意两个比特集合中包括的比特在所述第一比特序列中的索引不同，所述L个比特集合中比特数目之和等于所述N，其中，N≥2，L≥2，且N和L为整数；根据所述L个比特集合，得到第二比特序列；发送所述第二比特序列。

技术领域

本申请涉及信道编码领域，尤其涉及一种交织方法和交织装置。

背景技术

数字通信系统通常采用信道编码提高数据传输的可靠性，其中，一些信道编码采用了交织技术，以进一步提升数据传输过程中的抗干扰性能。在许多同时出现随机错误和突发错误的复合信道上，如果发生一个错误，往往会波及一串数据，导致突发错误超过信道纠错能力，纠错能力下降。而如果首先把突发错误离散成随机错误，再进行随机错误纠错，则系统的抗干扰性能将进一步得到提高。

现阶段，根据交织方法的不同，交织方法主要分为随机交织和行列交织。随机交织在离线计算交织序列时，需要存储置换序列供交织和解交织使用，在码长较长的情况下，随机交织所需的存储资源非常大，甚至不可接受。而行列交织对于所及错误的纠错能力较弱，纠错性能较差。

发明内容

本申请提供一种交织方法和交织装置，可以在不增加交织复杂度的情况下提升纠错性能。

第一方面，本申请提供一种交织方法，该方法包括：获取第一比特序列，第一比特序列包括N个比特，N≥2且为整数；根据至少一个读取间隔从第一比特序列中读取比特，得到L个比特集合，每个比特集合中包括第一比特序列中的至少一个比特，任意两个比特集合中包括的比特在第一比特序列中的索引不同，该L个比特集合中比特数目之和等于N，其中，L≥2且为整数；根据该L个比特集合，得到第二比特序列；发送第二比特序列。

本申请实施例的交织方法，与随机交织相比，交织复杂度低，但是交织性能却与随机交织性能相当甚至更优。因此，在不增加交织复杂度的情况下可以提升纠错性能。

结合第一方面，在第一方面的某些实现方式中，该L个比特集合按照读取顺序依序排列。

结合第一方面，在第一方面的某些实现方式中，该根据至少一个读取间隔从第一比特序列中读取比特，得到L个比特集合，包括：根据第i个读取间隔，从第一比特序列中除去第1个比特集合至第(i-1)个比特集合后的剩余比特中读取至少一个比特，得到第i个比特集合，其中，1≤i≤L，且i为整数。

这里需要说明的是，第1个比特集合可以根据确定的读取间隔，直接从第一比特序列中读取。

结合第一方面，在第一方面的某些实现方式中，第i个读取间隔和第(i-1)个读取间隔相同或不同。

结合第一方面，在第一方面的某些实现方式中，该至少一个读取间隔中的任意一个读取间隔是根据调制阶数或预设函数确定的。

第二方面，提供了一种交织装置，用于执行第一方面或第一方面的任意可能的实现方式中的方法。具体地，该装置包括执行第一方面或第一方面的任意可能的实现方式中的方法的单元。

第三方面，本申请提供一种交织设备，该交织设备包括一个或多个处理器，一个或多个存储器，一个或多个收发器(每个收发器包括发射机和接收机)。收发器用于通过天线收发信号。存储器用于存储计算机程序指令(或者说，代码)。处理器用于执行存储器中存储的指令，当指令被执行时，处理器执行第一方面或第一方面的任意可能的实现方式中的方法。

第四方面，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第一方面或第一方面的任意可能的实现方式中的方法。