[发明专利]用于FinFET器件的方法和结构

说明书

本发明实施例公开了半导体器件及其形成方法。该方法包括接收半导体衬底和从半导体衬底延伸的鳍；形成共形地覆盖鳍的多个介电层，该多个介电层包括具有第一类型的净固定电荷的第一带电介电层和具有第二类型的净固定电荷的第二带电介电层，第二类型的电荷与第一类型的电荷相反，第一类型的电荷具有第一表层密度，并且第二类型的电荷具有第二表层密度，第一带电介电层插接在鳍和第二带电介电层之间；图案化多个介电层，从而暴露鳍的第一部分，其中，鳍的第二部分被第一带电介电层的至少部分围绕；并且形成接合鳍的第一部分的栅极结构。本发明实施例涉及用于FinFET器件的方法和结构。

技术领域

本发明实施例涉及用于FinFET器件的方法和结构。

背景技术

半导体集成电路(IC)产业经历了指数增长。IC材料和设计的技术进步产生了一代又一代IC，其中，每一代IC都具有比前一代IC更小且更复杂的电路。在IC发展过程中，功能密度(即，单位芯片面积上互连器件的数量)通常在增加，而几何尺寸(即，可使用制造工艺创建的最小组件(或线))却已减小。该按比例缩小工艺通常通过提高生产效率和降低相关成本而提供益处。这种按比例缩小工艺还增大了处理和制造IC的复杂度。

例如，与传统的平面FET相比，由于其覆盖区小且具有高驱动电流，诸如鳍式场效应晶体管(FinFET)的场效应晶体管(FET)已经得到发展。在一种方法中，在块状衬底上形成FinFET以减小制造成本。然而，典型的块状FinFET遭受穿透问题，其中，泄漏电流可以在不受栅极控制的区域中流动。为了克服穿透问题，传统的方法将掺杂剂杂质注入鳍沟道和块状衬底之间的区域中。后续工艺步骤中的热处理可能导致注入的掺杂剂杂质的扩散。这些方法不可避免地将掺杂剂杂质引入到整个鳍内，从而不利地降低它的载流子迁移率。此外，掺杂剂杂质注入还可能不利地影响鳍的沟道应变。因此，虽然传统的穿透减轻方法一般来说足以达到预期的目的，但是还没有在各个方面都完全令人满意。

发明内容

根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：接收半导体衬底和从所述半导体衬底延伸的鳍；形成共形地覆盖所述鳍的多个介电层，所述多个介电层包括具有第一类型的净固定电荷的第一带电介电层和具有第二类型的净固定电荷的第二带电介电层，所述第二类型的电荷与所述第一类型的电荷相反，所述第一类型的电荷具有第一表层密度，并且所述第二类型的电荷具有第二表层密度，所述第一带电介电层插接在所述鳍和所述第二带电介电层之间；图案化所述多个介电层，从而暴露所述鳍的第一部分，其中，所述鳍的第二部分被所述第一带电介电层的至少部分围绕；以及形成与所述鳍的第一部分接合的栅极结构。

根据本发明的另一些实施例，还提供了一种形成半导体器件的方法，包括：接收衬底，所述衬底包括从所述衬底延伸的第一鳍和第二鳍；沉积包括第一类型的净电荷的第一介电层，所述第一介电层覆盖所述第一鳍和所述第二鳍；蚀刻所述第一介电层的部分，从而暴露所述第二鳍；沉积包括第二类型的净电荷的第二介电层，其中，所述第二类型的净电荷与所述第一类型的净电荷相反，所述第二介电层覆盖所述第二鳍；形成覆盖所述第一介电层和所述第二介电层的隔离部件；以及凹进所述隔离部件以及所述第一介电层和所述第二介电层，从而露出所述第一鳍的第一部分和所述第二鳍的第一部分。

根据本发明的又一些实施例，还提供了一种半导体器件，包括：衬底；隔离结构，位于所述衬底上方；第一鳍，从所述衬底延伸，其中，所述第一鳍的第一部分位于所述隔离结构之上，并且所述第一鳍的第二部分被所述隔离结构围绕；第一介电层，位于所述隔离结构和所述第一鳍的第二部分之间，其中，所述第一介电层包括第一类型的固定电荷；第二鳍，从所述衬底延伸，其中，所述第二鳍的第一部分位于所述隔离结构之上，并且所述第二鳍的第二部分被所述隔离结构围绕；以及第二介电层，位于所述隔离结构和所述第二鳍的第二部分之间，其中，所述第二介电层包括第二类型的固定电荷，其中，第一类型的电荷与第二类型的电荷相反。

附图说明