[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，所述半导体器件包括：半导体衬底，所述半导体衬底表面形成有第一金属层和第二金属层；层间介质层，形成在所述第一金属层和第二金属层之间，所述层间介质层内具有通孔；导电插塞，位于所述通孔内，所述导电插塞的第一端与所述第一金属层中的第一金属线电连接，所述导电插塞的第二端与所述第二金属层中的第二金属线电连接；第三金属线，位于所述第一金属层内且与所述第一金属线相邻；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间，所述通孔是通过一体化刻蚀工艺形成的。本发明方案有助于使导电插塞与第三金属线之间的层间介质层击穿导通。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体器件及其形成方法。

背景技术

在现有的半导体器件中，可以采用反熔丝(Anti-fuse)结构改变金属线之间的连接关系，从而在一次性可编程电路中，根据用户需要，对电路中的标准逻辑单元进行编程，以实现特定的功能。

具体而言，通过在反熔丝结构上施加电学压力(编程电压或者电流)，可以使两条金属线之间从不导通状态转变为导通状态，或者可以使两条金属线从高阻状态变成低阻状态，从而形成连接两条金属线的传导通道。

然而在现有技术中，反熔丝结构的编程效率有待提高。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，有助于反熔丝结构的击穿导通，可以降低反熔丝结构的击穿电压，或者在相同的击穿电压下提高击穿效率，从而提高反熔丝结构的编程效率。

为解决上述技术问题，本发明实施例提供一种半导体器件，包括：半导体衬底，所述半导体衬底表面形成有第一金属层和第二金属层；层间介质层，形成在所述第一金属层和第二金属层之间，所述层间介质层内具有通孔；导电插塞，位于所述通孔内，所述导电插塞的第一端与所述第一金属层中的第一金属线电连接，所述导电插塞的第二端与所述第二金属层中的第二金属线电连接；第三金属线，位于所述第一金属层内且与所述第一金属线相邻；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间，所述通孔是通过一体化刻蚀工艺形成的。

可选的，所述第二金属线的线宽为所述设计规则中的线宽的最大值。

可选的，所述第一金属线和第三金属线的间距选自于所述设计规则中的间距的最小区间。

可选的，所述第一金属线和第三金属线的间距为所述设计规则中的间距的最小值。

可选的，所述半导体器件还包括：晶体管，所述晶体管的栅极结构形成在所述半导体衬底的表面，所述晶体管的源区和漏区形成在所述栅极结构两侧的半导体衬底内。

可选的，所述导电插塞形成在所述晶体管的栅极结构上方，所述第三金属线与所述源区或漏区电连接。

可选的，所述晶体管为鳍型场效应晶体管，所述导电插塞在所述半导体衬底表面的投影在所述晶体管的栅极结构的预设范围内。

为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括以下步骤：提供半导体衬底；在所述半导体衬底表面形成第一金属层，所述第一金属层中具有第一金属线与第三金属线，所述第三金属线与所述第一金属线相邻；形成覆盖所述第一金属层的层间介质层；通过一体化刻蚀工艺，在所述层间介质层内形成通孔与沟槽；在所述通孔与沟槽内填充导电物，以形成导电插塞与第二金属层，所述第二金属层中具有第二金属线；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间。

可选的，所述第二金属线的线宽为所述设计规则中的线宽的最大值。

可选的，所述第一金属线和第三金属线的间距选自于所述设计规则中的间距的最小区间。

可选的，所述第一金属线和第三金属线的间距为所述设计规则中的间距的最小值。