[发明专利]高压静电保护电路及其低压源极触发静电电流放电电路

说明书

本发明涉及一种高压静电保护电路及其低压源极触发静电电流放电电路，该低压源极触发静电电流放电电路由多个低压基板隔离型晶体管串联而成，其串联后总击穿电压可适用于高压系统电源；各低压基板隔离型晶体管的源极与该高压静电保护电路的开关电路连接，而不与基板连接，以改善触发效率；各低压基板隔离型晶体管的漏极还与栅极的栅极绝缘层侧壁保持一定间隔，以提高静电放电耐压度；当静电发生时，该开关电路触发各低压基板隔离型晶体管导通，顺利排除静电电流。

技术领域

本发明涉及一种高压静电保护电路，特别涉及一种具低压源极触发静电电流放电电路的高压静电保护电路。

背景技术

在使用高压电压源的集成电路中，通常会在该集成电路的输出、入端设计有高压静电保护电路，防止静电通过输出、入端放电至该集成电路的内部，造成电路损坏。

请参照图7所示，是一种常见的高压静电保护电路，其包括静电检测电路50及高压的栅极触发型晶体管60，该栅极触发型晶体管60与该静电检测电路50并联，且连接于该高压电压源的高电压端HV_VCC与低电压端HV_VSS之间；当静电产生时，由该静电检测电路50首先检知，并透过栅极G触发该栅极触发型晶体管60导通，令静电电流经由该导通的栅极触发型晶体管60排除。然而，该高压的栅极触发型晶体管60本身为高压MOS元件，故其触发电压较高，不易保护内部高压电路元件，再加上其内阻较高，使得导通后，静电电流排除速度慢，而有必要对其进一步改进。

发明内容

针对上述集成电路使用的高压静电保护电路的缺点，本发明主要目的是提供一种高压静电保护电路及其低压源极触发静电电流放电电路。

为达到上述目的，本发明所述的高压静电保护电路包括：

静电检测电路；

低压源极触发静电电流放电电路，其与该静电检测电路并联，且由多个低压基板隔离型晶体管串联而成；其中各该低压基板隔离型晶体管的源极不与基板连接，而该低压源极触发静电电流放电电路的击穿电压为该些低压基板隔离型晶体管的击穿电压的总和；其中各该低压基板隔离型晶体管于该基板上形成栅极、漏极掺杂区及源极掺杂区；其中该栅极包括栅极绝缘层侧壁，而该漏极掺杂区及该源极掺杂区分别位于该栅极两侧，且该漏极掺杂区距该栅极最近的一侧至该栅极的栅极绝缘层侧壁之间保持一定间隔；以及

开关电路，包括多个半导体开关元件，各该半导体开关元件分别连接于该静电检测电路及其对应低压基板隔离型晶体管之间，受该静电检测电路触发而触发其对应低压基板隔离型晶体管导通；其中各该半导体开关元件的源极连接至该基板。

上述本发明高压静电保护电路主要使用低压基板隔离型晶体管作为静电电流放电路径，由于各低压基板隔离型晶体管的击穿电压无法适用于高压系统电源中，故将多个低压基板隔离型晶体管(例如5VISO-GRNMOS)进行串连，以构成低压源极触发静电电流放电电路，其击穿电压为该些低压基板隔离型晶体管的击穿电压的总和，可适用于高压系统电源；同时，为避免各低压基板隔离型晶体管的漏极对基板的耐压不足和来自基板的噪声干扰而误触发，其源极不直接与基板连接，但与该开关电路连接；这样，当该静电检测电路检测到静电产生，即可通过触发该开关电路一并触发各低压基板隔离型晶体管导通，顺利排除静电电流；其次，由于各低压基板隔离型晶体管的漏极掺杂区与栅极的栅极绝缘层侧壁保持一定间隔，其高静电放电耐压度也可以相对提高。

其次，本发明所述低压源极触发静电电流放电电路包括：多个相互串联的低压基板隔离型晶体管；其中各该低压基板隔离型晶体管的源极不与基板连接，而该低压源极触发静电电流放电电路的击穿电压为该些低压基板隔离型晶体管的击穿电压的总和；其中各该低压基板隔离型晶体管在基板上形成栅极、漏极掺杂区及源极掺杂区；其中该栅极包括栅极绝缘层侧壁，而该漏极掺杂区及该源极掺杂区分别位于该栅极两侧，且该漏极掺杂区距该栅极最近的一侧至该栅极的栅极绝缘层侧壁之间保持一定间隔。