[发明专利]嵌套在低噪声差分运算放大器反馈回路的D类功率放大器

说明书

本申请公开了一种功率放大器系统，包括嵌套在低噪声差分运算放大器(op‑amp)的反馈回路的D类功率放大器集成电路(IC)，其可降低噪声。

技术领域

本申请涉及一种功率放大器，且特别是关于一种D类功率放大器。

背景技术

本领域已知的典型功率放大器包括输出级串联的输出电感器，其造成输出电感器失真以及输出阻抗(称作DCR或DC电阻)。此输出阻抗导致增加失真且降低阻尼因素(其控制扬声器系统的驱动器移动配重的能力)，而使音频信号受影响。

D类放大器集成电路(IC)在IC封装的内部具有相对高的电阻值，这是因为硅材料的限制，且其无法处理让高电流通过低欧姆值电阻内部的热效应。再者，在D类放大器集成电路与D类放大器中，常会有一般的失真(称作总谐波失真)，其通常是由D类放大器转换本身的特性所造成的。换句话说，输出级转换会增加调变至音频频带的失真。

申请内容

本申请所提出的方案可解决前述背景技术的问题，尤其是用嵌套反馈(nestedfeedback)来解决这些问题。因为发生反馈的位置是在系统中的输出电感器之后的位置，将放大器IC嵌套(nesting)在差分放大器的反馈回路内，可以决定外部的低欧姆电阻值，其可显着减少约翰逊噪声(Johnson noise)并降低电荷载子的热扰动所产生的电子噪声。更进一步地，将D类放大器IC嵌套在差分运算放大器的反馈回路内，差分运算放大器会将该失真视为是“误差(error)”，并会以反相(opposite phase)加以校正，从而为传统放大器带来了重要改良。

本申请的差分运算放大器的实施方式也是独特的且有助益的，其反馈信号可以差分走线作为PCB级的磁性耦合对，而不需要参考接地。其提供了最简洁的反馈路径与最少的磁性干扰，此种简洁的反馈路径更减少了总谐波失真，可以尽可能简化PCB的线路设计。

根据本申请的一个实施例，放大器系统可包括一个功率放大器集成电路(IC)，其可嵌套在低噪声差分运算放大器(op-amp)的反馈回路内，且此功率放大器可以是D类功率放大器。

经由本申请的技术可加以认识更多的特征，且在此所详细描述的其他实施例视为本申请的一部份。为了能更好地理解本申请的技术特征，请参照以下的说明与图式。

附图说明

图1为根据放大器系统其中之一实施例的方块图，放大器系统包括嵌套在低噪声差分运算放大器(op-amp)的反馈回路内的D类功率放大器集成电路(IC)；

图2A为传统放大器的第一曲线图与包括嵌套在低噪声差分op-amp的反馈回路内的D类功率放大器IC的放大器系统的第二曲线图；

图2B为传统放大器的第一曲线图与包括嵌套在低噪声差分op-amp的反馈回路内的D类功率放大器IC的放大器系统的第二曲线图；

图3A为频率响应对比负载曲线图，显示的是包括嵌套在低噪声差分op-amp的反馈回路内的放大器IC的放大器系统的频率响应对比负载；

图3B为传统放大器的频率响应对比负载的曲线图；

图4A-4D为快速傅里叶变换(Fast-Fourier transform，FFT)分析图，分别显示的是输入不同的音调时，传统放大器与包括嵌套在低噪声差分op-amp的反馈回路内的放大器IC的放大器系统的FET分析图；

图5为总谐波失真加噪声(THD+N)对比功率等级(即瓦)在1千赫兹(kHz)与4欧姆(Ω)的例子中的比较曲线图；

图6为信号噪音比(S/N Ratio)的比较图；

图7为AES17动态范围(Dynamic Range)的比较图；

图8为在1kHz测量总谐波失真加噪声(THD+N)的比较图；