[发明专利]III-V族半导体二极管有效
申请号: | 201711123866.1 | 申请日: | 2017-11-14 |
公开(公告)号: | CN108074971B | 公开(公告)日: | 2021-11-16 |
发明(设计)人: | V·杜德克 | 申请(专利权)人: | 3-5电力电子有限责任公司 |
主分类号: | H01L29/207 | 分类号: | H01L29/207;H01L29/861 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 郭毅 |
地址: | 德国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | iii 半导体 二极管 | ||
1.一种堆叠状的III-V族半导体二极管(10),其具有,
p+衬底(12),所述p+衬底的掺杂剂浓度为5*1018至5*1020N/cm3、层厚度(Ds)为50至500μm,其中,所述p+衬底(12)包括GaAs化合物,
n-层(16),所述n-层的掺杂剂浓度为1012至1016N/cm3、层厚度(D1)为10至300μm,所述n-层包括GaAs化合物,
n+层(18),所述n+层的层厚度(D2)小于30μm,所述n+层包括GaAs化合物,
其中,所述n-层(16)与所述n+层(18)彼此材料锁合地连接,
其特征在于,
所述n+层的掺杂剂浓度至少为1019N/cm3,在所述p+衬底(12)与所述n-层(16)之间布置有层厚度(D3)为1μm至50μm且掺杂剂浓度为1012至1017N/cm3的经n型掺杂的中间层(14),其中,所述n型掺杂的中间层(14)的掺杂剂浓度小于所述n-层(16)的掺杂剂浓度,其中,所述中间层(14)与所述p+衬底(12)以及所述n-层(16)材料锁合地连接。
2.根据权利要求1所述的III-V族半导体二极管(10),其特征在于,所述中间层(14)的掺杂剂浓度构造成在1/10000至1/2范围内小于所述p+衬底的掺杂剂浓度。
3.根据权利要求2所述的III-V族半导体二极管(10),其特征在于,所述中间层(14)包括硅作为掺杂剂。
4.根据权利要求1至3中任一项所述的III-V族半导体二极管(10),其特征在于,所述p+衬底(12)包括锌作为掺杂剂。
5.根据权利要求1至3中任一项所述的III-V族半导体二极管(10),其特征在于,所述n-层(16)和/或所述n+层(18)包括硅和/或铬和/或钯和/或锡作为掺杂剂。
6.根据权利要求1至3中任一项所述的III-V族半导体二极管(10),其特征在于,由所述p+衬底(12)、所述n-层(16)、所述中间层(14)以及所述n+层(18)构成的堆叠状的层结构(100)单片地构造。
7.根据权利要求1至3中任一项所述的III-V族半导体二极管(10),其特征在于,由所述p+衬底(12)、所述n-层(16)、所述中间层(14)以及所述n+层(18)构成的堆叠状的层结构(100)的总高度至多为150至500μm。
8.根据权利要求1至3中任一项所述的III-V族半导体二极管(10),其特征在于,由所述p+衬底(12)、所述n-层(16)、所述中间层(14)以及所述n+层(18)构成的堆叠状的层结构(100)具有棱边长度(L1,L2)为1mm至10mm之间的矩形的表面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于3-5电力电子有限责任公司,未经3-5电力电子有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711123866.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类