[发明专利]一种键合晶圆的配对方法及系统

说明书

本发明公开了一种键合晶圆的配对方法及系统，属于半导体制造技术领域，包括以下步骤：收集所有待键合的晶圆的历史检测数据，历史检测数据包括晶圆的标识信息和晶圆上的晶粒的状态信息；根据历史检测数据预测所有待键合的晶圆不同组合的良率；根据最优的组合的标识信息提取出相应的晶圆，并对提取的晶圆进行键合。上述技术方案的有益效果是：在晶圆键合前，对待键合的晶圆进行配对，以尽量保证待键合的两个晶圆的缺陷处对应，从而避免待键合的两个晶圆的缺陷区域交叉影响，进行提高最终生产芯片的良率。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种键合晶圆的配对方法及系统。

背景技术

经过半个世纪的高速发展，微电子技术和依托于微电子技术的信息技术已经对人类社会的发展产生了革命性的影响。然而，当今必须面对的问题是：传统晶体管的物理极限不断逼近，更小特征尺寸的制造技术越来越困难，集成电路的功耗不断增大，晶圆厂的投资迅速攀升。在这种情况下，如何继续保持微电子技术以摩尔定律所描述的速度持续发展，已经成为今天整个行业都在努力解决的问题。

三维集成电路的出现，为半导体和微电子技术的持续发展提供了一个新的技术解决方案。所谓三维集成电路，广义上是指将具有集成电路的晶圆经过键合工艺形成键合晶圆，通过穿透晶圆的三维结构互连实现多层之间的电信号连接。三维集成电路能够实现更小的芯片面积、更短的芯片间互连、更高的数据传输带宽以及不同工艺技术的异质集成，从而大幅度降低芯片功耗，减小延时，提高性能，扩展功能，并为实现复杂功能的片上系统(SOC)提供可能。

目前在晶圆键合的过程中，键合晶圆的选择是按照晶圆在晶圆盒里面的层数来选择的，比如第一晶圆盒内放置待键合的第一晶圆，第二晶圆盒内放置待键合的第二晶圆，分别从第一晶圆盒的第一层和第二晶圆盒的第一层取出一第一晶圆和第二晶圆进行键合，而没有考虑到晶圆上的缺陷问题。每片晶圆上都有存在缺陷的晶粒，第一晶圆上的缺陷晶粒与第二晶圆上正常器件单元进行键合，键合后形成的新的晶粒仍存在缺陷，这样会造成正常晶粒的浪费；随着键合技术的发展，未来可能会出现多片的晶圆进行键合的产品，未配对的键合方式会造成缺陷区域的交叉影响，造成最终生产芯片的良率降低。

发明内容

根据现有技术中存在的上述问题，现提供一种键合晶圆的配对方法及系统，用于在晶圆键合前对待键合的晶圆进行配对，以尽量保证待键合的两个晶圆的缺陷处对应，旨在解决现有技术中，待键合的两个晶圆的缺陷区域交叉影响，导致的键合后的晶圆的晶粒的良率低的问题。本发明采用如下技术方案：

一种键合晶圆的配对方法，包括以下步骤：

步骤S1、收集所有待键合的第一晶圆和第二晶圆的历史检测数据，所述历史检测数据包括所述第一晶圆和所述第二晶圆的标识信息数据，以及与所述标识信息数据对应的所述第一晶圆或第二晶圆上的晶粒的状态信息数据；

步骤S2、根据所述历史检测数据，预测所有不同组合的所述第一晶圆和所述第二晶圆之间键合后的良率，并输出预测结果；

步骤S3、根据所述预测结果筛选出所有所述第一晶圆与所述第二晶圆之间的最优组合，并输出每个所述最优组合的组合信息，每个所述组合信息包括对应的所述最优组合内的所述第一晶圆和所述第二晶圆的所述标识信息数据；

步骤S4、根据所述组合信息挑选出对应的所述第一晶圆和所述第二晶圆，并将挑选出的所述第一晶圆和所述第二晶圆进行键合处理。

较佳的，上述键合晶圆的配对方法中，所述历史检测数据为所述第一晶圆和所述第二晶圆在当前键合制程前的检测数据。

较佳的，上述键合晶圆的配对方法中，所述步骤S2包括：

步骤S21、排列出所有所述第一晶圆和所述第二晶圆之间的所有组合；

步骤S22、根据所述历史检测数据预测每个所述组合内的所述第一晶圆和所述第二晶圆键合后的良率。