[发明专利]半导体装置及制造半导体装置的方法

说明书

本公开揭露一种半导体装置及制造半导体装置的方法。半导体装置包括：内连接结构及电介质层。电介质层围绕所述内连接结构并且定义一第一凹穴。第一凹穴系由电介质层的第一侧壁、第二侧壁和第一表面定义。第一侧壁系自第二侧壁横向移位(laterally displaced)。

技术领域

本公开大体上涉及一种半导体装置及一种制造半导体装置的方法。本公开涉及一种具有凹穴的半导体装置及其制造方法。

背景技术

由于需求更佳的制程速度以及更小尺寸的半导体装置等因素，半导体装置日益复杂。为了缩小半导体装置的总尺寸，部份的电子组件可被嵌入衬底中以增进嵌入式半导体封装装置的效能。因此，需要发展一种具有至少一凹穴的半导体衬底以容纳电子组件或半导体装置芯片。

在某些方法中，脱离层(release layer)被安置于衬底内的凹穴形成处，然后脱离层及脱离层上方的衬底部份被移除，以形成一凹穴。然而，当使用机械或雷射钻孔来形成凹穴时，凹穴的底表面可能因为钻孔过程的偏差而变得不平整。这种不平整的底表面可能影响电子组件或安置于其中的芯片的效能。此外，使用额外的材料(例如脱离层)将不利地影响后续的制程。

发明内容

根据本公开的一些实施例，半导体衬底，包括：内连接结构及电介质层。电介质层围绕内连接衬底并且定义一第一凹穴。第一凹穴系由电介质层的第一侧壁、第二侧壁和第一表面定义。第一侧壁系自第二侧壁横向移位(laterally displaced)。

根据本公开的一些实施例，衬底包括：电介质层和内连接结构。电介质层定义从电介质层的顶表面延伸的第一凹穴和置于第一凹穴下方的第二凹穴。第一凹穴和第二凹穴暴露内连接结构的一部份，并且第一凹穴的宽度不同于所述第二凹穴的宽度。

根据本公开的一些实施例，衬底包括：核心结构、第一导电层、第二导电层、第一电介质层和第二电介质层。核心结构具有一顶表面和一相对于顶表面的底表面。第一导电层位于核心结构的顶表面上。第二导电层位于核心结构的底表面上。第一电介质层位于核心结构的顶表面上。第二电介质层位于核心结构的底表面上。第一电介质层定义从第一电介质层的顶表面朝向核心结构的顶表面延伸的第一凹穴。第一凹穴曝露第一导电层的一部份。第一凹穴由第一电介质层的第一侧壁和第二侧壁定义，并且第一侧壁系自第二侧壁横向移位(laterally displaced)。

附图说明

当结合附图阅读时，从以下详细描述最好地理解本公开的各方面。应注意，各种特征可能未按比例绘制，且附图中所描绘特征的尺寸可能出于论述的清楚起见而任意增大或减小。

图1说明根据本公开的一些实施例的半导体衬底的截面图。

图2说明根据本公开的一些实施例的半导体衬底的截面图。

图3说明根据本公开的一些实施例的半导体衬底的截面图。

图4说明根据本公开的一些实施例的半导体衬底的截面图。

图5A说明根据本公开的一些实施例的半导体衬底的截面图。

图5B说明根据本公开的一些实施例的半导体衬底的截面图。

图6说明根据本公开的一些实施例的半导体衬底的截面图。

图7A、图7B、图7C、图7D、图7E、图7F、图7G、图7H及图7I说明根据本公开的一些实施例的制造方法。

图8A、图8B、图8C、图8D、图8E、图8F、图8G、图8H、图8I、图8J及图8K说明根据本公开的一些实施例的制造方法。

图9A、图9B、图9C、图9D、图9E、图9F、图9G及图9H说明根据本公开的一些实施例的制造方法。