[发明专利]一种多路相参频率综合器有效
申请号: | 201711130558.1 | 申请日: | 2017-11-15 |
公开(公告)号: | CN107733431B | 公开(公告)日: | 2021-03-30 |
发明(设计)人: | 杨远望;谌志强;淦柏川;鲍诚诚 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H03L7/18 | 分类号: | H03L7/18;H03L7/10 |
代理公司: | 成都行之专利代理事务所(普通合伙) 51220 | 代理人: | 温利平 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 多路相参 频率 综合 | ||
1.一种多路相参频率综合器,其特征在于,包括:
高稳定度晶振,用于产生一路高精度、高稳定度的基准信号fCLK,并将fCLK输入到集成压控振荡器的锁相环;
集成压控振荡器的锁相环1,将接收到的基准信号fCLK作为参考信号,再对参考信号进行倍频,得到倍频后的信号fPLL1,并输出到多路功率分配器1;
多路功率分配器1,用于将fPLL1分配成多路信号,再分别送入到多路环内混频锁相环电路和直接数字频率合成器0;
直接数字频率合成器0,用于接收来自多路功率分配器1分配的一路信号,并作为工作时钟信号fsys,然后直接数字频率合成器0输出信号fDDS_LO至集成压控振荡器的锁相环2;
集成压控振荡器的锁相环2,将接收到的fDDS_LO信号作为参考信号,再对参考信号进行倍频,得到倍频后的信号fPLL2,并输出到多路功率分配器2;
多路功率分配器2,用于将fPLL2分配成多路信号,再分别送入到多路环内混频锁相环电路;
多路环内混频锁相环电路,均包括直接数字频率合成器、集成数字鉴相器、环路滤波器、压控振荡器和混频器;
其中,直接数字频率合成器接收来自多路功率分配器1分配的一路信号,并作为工作时钟信号,然后直接数字频率合成器输出信号fDDSn到集成数字鉴相器;
集成数字鉴相器包含两个信号输入口,其中一个信号输入口接收信号fDDSn,作为鉴相参考信号,另一信号输入口接收来自混频器的输出信号;集成数字鉴相器根据接收的两路信号的相位差值正比例输出控制电压信号;
环路滤波器用于接收集成数字鉴相器输出的控制电压信号,并进行滤波,滤除高频干扰分量后输入到压控振荡器;
压控振荡器包括一个输入口和两个输出口,其中,两个输出口分别为本振信号输出口fOUT和1/4本振信号输出口1/4fOUT;
将滤波后的控制电压信号作为压控振荡器的输入信号,并通过输入口输入,再通过输入电压的不同输出不同频率的射频信号,其中,通过本振信号输出口fOUT输出的射频信号作为频率综合器的输出信号,通过本振信号输出口1/4fOUT输出的射频信号作为混频器的输入信号;
混频器的射频信号输入口接收压控振荡器输出的射频信号,而本振信号输入口接收多路功率分配器2分配的一路信号,再对接收到的两路信号进行混频处理,产生出两路信号的差频信号,并反馈给集成数字鉴相器
其中,所述的多路功率分配器将输入信号分配成多路信号时满足:分配后的多路信号的频率、相位与输入信号相同,但功率存在差别;
其中,所述的直接数字频率合成器的输出信号与输入信号满足以下关系:
其中,fDDS为直接数字频率合成器的输出信号频率,f为直接数字频率合成器的工作时钟信号频率;FTW为直接数字频率合成器的频率控制字;N为直接数字频率合成器的频率调谐寄存器位数;
其中,所述的集成数字鉴相器输出控制电压信号时满足:如果接收的两路信号的相位差越大,则正比例线性输出的控制电压值越大,反之则越小。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711130558.1/1.html,转载请声明来源钻瓜专利网。