[发明专利]一种功率运算电路、开关电源及开关电源应用系统

权利要求书

1.一种功率运算电路，其特征在于，包括电压信号转换模块和功率运算模块，其中：

所述电压信号转换模块的输入端与第一信号模块的输出端连接，所述电压信号转换模块的输出端和所述功率运算模块的输入端连接，所述功率运算模块的输出端与监控模块连接；

所述电压信号转换模块用于将所述第一信号模块输出的电压信号转换为电流信号，以便所述功率运算模块根据所述电流信号得到功率运算结果。

2.根据权利要求1所述的功率运算电路，其特征在于，所述电压信号转换模块包括第一运算放大器，电阻，第一晶体管，第二晶体管，第三晶体管和电源模块，其中：

所述第一运算放大器的正端作为所述电压信号转换模块的输入端，所述第一运算放大器的负端分别与所述电阻的第一端及所述第一晶体管的第一端连接，所述第一运算放大器的第一端分别与所述第二晶体管的第一端、所述第三晶体管的第一端及所述电源模块连接，所述第一运算放大器的第二端与地连接，所述第一运算放大器的输出端和所述第一晶体管的驱动端连接，所述电阻的第二端与地连接，所述第二晶体管的第二端分别和所述第一晶体管的第二端、所述第二晶体管的驱动端及所述第三晶体管的驱动端连接，所述第三晶体管的第二端作为所述电压信号转换模块的输出端。

3.根据权利要求2所述的功率运算电路，其特征在于，所述功率运算模块包括第四晶体管，第五晶体管，第六晶体管，第七晶体管，第八晶体管，第九晶体管，第一电流源，第二电流源，第二运算放大器，第三运算放大器，其中：

所述第四晶体管的第二端和所述第二运算放大器的正端连接，其公共端作为所述功率运算模块的输入端，所述第四晶体管的第一端分别与所述第五晶体管的第一端、所述第六晶体管的第一端、所述第七晶体管的第一端、所述第八晶体管的第一端及地连接，所述第四晶体管的驱动端分别和所述第八晶体管的驱动端及所述第二运算放大器的输出端连接，所述第二运算放大器的负端分别和所述第二电流源的正极及所述第六晶体管的第二端连接，所述第二运算放大器的第一端分别和所述第一电流源的负极、所述第二电流源的负极、所述第三运算放大器的第一端及所述电源模块连接，所述第二运算放大器的第二端与地连接，所述第一电流源的正极分别与所述第五晶体管的第二端、所述第五晶体管的驱动端、所述第六晶体管的驱动端及所述第七晶体管的驱动端连接，所述第七晶体管的第二端分别与所述第三运算放大器的正端及第二信号模块的输出端连接，所述第三运算放大器的负端分别和所述第八晶体管的第二端及所述第九晶体管的第一端连接，所述第三运算放大器的输出端和所述第九晶体管的驱动端连接，所述第九晶体管的第二端作为所述功率运算模块的输出端。

4.根据权利要求1-3任意一项所述的功率运算电路，其特征在于，所述第二晶体管和所述第三晶体管均为PMOS管，所述第一晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管和所述第九晶体管均为NMOS管，其中：

所述PMOS管的栅极作为所述第二晶体管的驱动端和所述第三晶体管的驱动端，所述PMOS管的源极作为所述第二晶体管的第一端和所述第三晶体管的第一端，所述PMOS管的漏极作为所述第二晶体管的第二端和所述第三晶体管的第二端；

所述NMOS管的栅极作为所述第一晶体管的驱动端、所述第四晶体管的驱动端、所述第五晶体管的驱动端、所述第六晶体管的驱动端、所述第七晶体管的驱动端、所述第八晶体管的驱动端和所述第九晶体管的驱动端，所述NMOS管的源极作为所述第一晶体管的第一端、所述第四晶体管的第一端、所述第五晶体管的第一端、所述第六晶体管的第一端、所述第七晶体管的第一端、所述第八晶体管的第一端和所述第九晶体管的第一端，所述NMOS管的漏极作为所述第一晶体管的第二端、所述第四晶体管的第二端、所述第五晶体管的第二端、所述第六晶体管的第二端、所述第七晶体管的第二端、所述第八晶体管的第二端和所述第九晶体管的第二端。