[发明专利]半导体装置的形成方法

说明书

本公开一些实施例提供半导体装置的形成方法，包括提供基板以及基板上的图案化层，其中基板包含多个结构以接受处理工艺；形成至少一开口于图案化层中，其中结构部分地露出于至少一开口中；进行方向性蚀刻，使至少一开口于第一方向中的尺寸扩大，以形成至少一扩大的开口；以及经由至少一扩大的开口对结构进行处理工艺。

技术领域

本公开实施例关于以光微影工艺形成图案或装置以用于集成电路，更特别关于在光微影工艺时克服图案角落圆润化的问题并增加图案保真度的方法。

背景技术

半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路均比前一代具有更小且更复杂的电路。在集成电路的演进中，功能密度(单位晶片面积所具有的内连线装置数目)通常随着几何尺寸(如最小构件或线路)减少而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。上述尺寸缩小亦增加集成电路的工艺复杂度，为实现上述进展，亦需发展集成电路工艺。

举例来说，图案角落圆润化的问题在工艺节点越小时变得越明显。图案角落圆润化指的是设计图案中的直角，在微影工艺(比如光致抗蚀剂图案)与蚀刻工艺(如硬遮罩图案)中变得圆润。此问题在半导体工艺中，会直接影响工艺容忍度与图案保真度，比如关键尺寸变异控制。因此亟需方法降低图案角落圆润化对图案保真度的影响，并改善工艺容忍度。

发明内容

本公开一实施例提供半导体装置的形成方法，包括：提供基板以及基板上的图案化层，其中基板包含多个结构以接受处理工艺；形成至少一开口于图案化层中，其中结构部分地露出于至少一开口中；进行方向性蚀刻，使至少一开口于第一方向中的尺寸扩大，以形成至少一扩大的开口；以及经由至少一扩大的开口对结构进行处理工艺。

附图说明

图1是一些例示性实施例中，集成电路设计的示意图。

图2是本公开一实施例中，克服角落圆润化问题的方法其流程图。

图3A、4A、5A、6A、7A、8A、9A、与10A是一些实施例中，以图2的方法形成的装置于多种工艺阶段的上视图。

图3B、4B、5B、6B、7B、8B、9B、与10B是一些实施例中，以图2的方法形成的装置于多种工艺阶段的剖视图。

图11A与11B是本公开一实施例中，装置于方向性蚀刻工艺中的剖视图。

图12是本公开一实施例中，另一集成电路设计的示意图。

图13A、14A、15A、16A、17A、与18A是一些实施例中，以图2的方法形成的另一装置于多种工艺阶段的上视图。

图13B、14B、15B、16B、17B、与18B是一些实施例中，以图2的方法形成的另一装置于多种工艺阶段的剖视图。

图19A、20A、21A、22A、23A、24A、25A、26A、与27A是一些实施例中，以图2的方法形成的又一装置于多种工艺阶段的上视图。

图19B、20B、21B、22B、23B、24B、25B、26B、与27B是一些实施例中，以图2的方法形成的又一装置于多种工艺阶段的剖视图。

附图标记说明：

c1、c2、c3、c4、c5、c6 行

r1、r2、r3、r4 列

10 集成电路

12 主动区

14 栅极结构

18、276 区块

18'、276' 凸角

18、276 凹角

20、282、284 轮廓