[发明专利]一种锁相环自校准电路

说明书

本发明公开了一种锁相环(简称PLL)自校准电路，包括：第一计数器对晶振(简称XTAL)输出时钟进行计数；第二计数器对压控振荡器(简称VCO)的分频时钟进行计数；二分查找电路输出预设频点对应的电感电容振荡器的开关电容控制字；查找表电路输出目标频点相对于中心频点的开关电容控制字差值；精调控制电路根据二分查找电路、查找表电路和模拟比较器输出得到目标频率对应的开关电容阵列控制字。本发明通过数字电路控制电感电容振荡器中开关电容阵列的容值，将频率调谐曲线从一条扩展成多条，通过保存中心频点开关电容阵列控制字以及目标频点和中心频点的开关电容阵列控制字差值，实现在频点切换时，仅进行精调就能完成锁相环的快速锁定。

技术领域

本发明涉及一种集成电路设计中的锁相环的自校准电路，主要应用于在各PVT下多条频率调谐曲线中锁相环快速自校准。

背景技术

锁相环广泛应用于频率调制系统中，其锁定时间是评判锁相环的关键性能指标之一。

目前减少锁定时间的结构有增加电荷泵初态电荷注入和动态调整环路滤波器带宽等。动态地调整带宽，当相位误差小时，通过减少带宽来提高抖动性能，当相位误差大时，通过增加带宽来加快锁定速度；但是，相位误差只表示了相位的落后或超前程度，并不代表频率误差的大小，因此在锁定过程中，相位误差和频率误差的不一致变化将会导致带宽的错误调整，进而影响锁定时间。

发明内容

本发明要解决的技术问题是提供一种加速锁定的锁相环校准电路，在每次频点切换时，都能快速的锁定到目标频点上。

为了解决上述问题，本发明的锁相环自校准电路，包括：

第一计数器，对晶振(后文称XTAL)输出时钟进行计数，计数周期为2^N+1，其中N为正整数；该计数器有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2；每次粗调时，该计数器进行M次计数，其中M是正整数；

当所述计数器的计数值为0时，输出信号state0为1，输出信号state1和state2为0；当所述计数器的计数值为1时，输出信号state1为1，输出信号state0和state2为0；当所述计数器的计数值大于1小于2^N+1时，输出信号state2为1，输出信号state0和state1为0；

第二计数器输入端和VCO的输出时钟pll_clk相连接，先将pll_clk进行分频，当state1为1时，该计数器清零，当state2为1时，该计数器对分频时钟进行累加计数；

二分查找电路输出粗调的VCO开关电容阵列的控制字bcurve，该控制字bcurve为M比特数据；控制字bcurve越大，对应的子带频点越低；设定好频点后，从中间控制字(bcurve[M-1]为1，bcurve[M-2:0]为0)开始粗调，当state0有效时，检测VCO输出信号的频率相对于目标频率的高低；如果高于目标频率，即第二计数器输出信号cnt2的值大于计数阈值，则会将频率调谐曲线设置为较低频率中心点，即bcurve[M-1：M-2]为2’b11，bcurve[M-3:0]为0；如果低于目标频率，则将频率调谐曲线设置在较高频率中心点，即bcurve[M-1：M-2]为2’b01，bcurve[M-3:0]为0，依此类推，通过M次二分查找完成控制字bcurve的生成；

模拟比较器6对VCO的控制电压Vc和控制电压上限进行比较，当控制电压小于控制电压上限时，所述模拟比较器的输出信号up为真，否则输出信号up为假；

模拟比较器7对VCO的控制电压和控制电压下限进行比较，当控制电压大于控制电压下限时，所述模拟比较器的输出信号down为真，否则输出信号down为假；