[发明专利]读取数据的方法以及混合存储器模块

说明书

公开一种读取数据的方法以及混合存储器模块。根据一个实施例，所述方法包括：提供一种混合存储器模块，包括：DRAM缓存；闪存；以及用于存储元数据缓存的SRAM；通过对从主机计算机接收的数据访问请求进行解码获取主机地址，其中，主机地址包括DRAM缓存标签和DRAM缓存索引；从DRAM缓存索引获取元数据地址，其中，元数据地址包括元数据缓存标签和元数据缓存索引；基于在SRAM的元数据缓存中的匹配的元数据缓存条目的存在，确定元数据缓存命中；在元数据缓存命中的情况下，从DRAM缓存获取数据并跳过对DRAM缓存的元数据的访问；将从DRAM缓存获取的数据返回到主机计算机。

本申请要求于2017年2月15日提交的第62/459,414号美国临时专利申请以及2017年5月4日提交的第15/587,286号美国专利申请的权益，所述申请的公开通过引用完整地包含于此。

技术领域

本公开总体涉及混合存储器模块，更具体地，涉及一种用于使用SRAM元数据缓存(metadata cache)和布隆过滤器(Bloom filter)缓解访问混合存储器模块中的DRAM缓存(cache)的元数据的开销的系统和方法。

背景技术

混合存储器模块指包含易失性存储器(例如，动态随机存取存储器(DRAM))和非易失性存储器(例如，闪存)二者作为主要的数据存储装置的存储器模块。混合存储器模块的一个示例为集成DRAM和闪存的混合双列直插式存储器模块(DIMM)。在典型配置中，DRAM可用作针对存储在闪存中的数据的缓存存储器。为了实现对DRAM缓存的快速访问，DRAM缓存的元数据可被存储在混合存储器模块的静态随机存取存储器(SRAM)中。

然而，DRAM缓存的元数据所需的存储大小可大于SRAM的可用大小。集成在混合DIMM中的SRAM的存储容量由于其成本而可能保持相对小。由于SRAM的有限存储大小，DRAM缓存的全部元数据可能无法容纳在SRAM中，结果，元数据的无法容纳在SRAM中的剩余部分必须存储在DRAM中。在这种情况下，当访问数据时，对存储在DRAM中的元数据的慢访问可导致性能下降。

为了解决这个问题，已经提出若干方法。第一种方法是减小存储在SRAM中的元数据的大小。例如，可通过减少存储在SRAM中的缓存行的数量来减小元数据的大小。在这种情况下，每个缓存行的大小被减小。缓存行的减小后的大小可负面影响命中率，并且在缓存未命中的情况下需要从闪存读取多个页。在另一示例中，可通过减少标签位(tag bit)和替换位(replacement bit)来减小缓存关联，但这种方法也可负面影响命中率。在另一示例中，替换策略可被更换为不需要替换位。

然而，测试结果显示，用于减小元数据大小的这些效果的组合仅能够实现少量所需的元数据大小的减少。因此，用于存储元数据的SRAM的有限大小的问题可仍然保持为：闪存的数据存储容量和DRAM缓存的大小增长。

发明内容

根据一个实施例，一种方法包括：提供一种混合存储器模块，包括：动态随机存取存储器(DRAM)缓存；闪存；以及用于存储元数据缓存的静态随机存取存储器(SRAM)，其中，DRAM缓存包括存储在闪存中的数据的缓存副本和与数据的缓存副本对应的元数据，其中，元数据缓存包括DRAM缓存的元数据的部分的缓存副本；从主机计算机接收对存储在混合存储器模块中的数据的数据访问请求；通过对数据访问请求进行解码获取主机地址，其中，主机地址包括DRAM缓存标签和DRAM缓存索引；从DRAM缓存索引获取元数据地址，其中，元数据地址包括元数据缓存标签和元数据缓存索引；基于在SRAM的元数据缓存中的匹配的元数据缓存条目的存在，确定元数据缓存命中，其中，匹配的元数据缓存条目具有元数据缓存标签和DRAM缓存标签的对；在元数据缓存命中的情况下，从DRAM缓存获取数据并跳过对DRAM缓存的元数据的访问；将从DRAM缓存获取的数据返回到主机计算机。