[发明专利]模数转换器系统和方法

说明书

一种模数转换器(ADC)系统和方法。根据一个实施例的该ADC系统包括：采样数模转换器，配置为采样模拟信号值和模拟高频脉冲值的结合；及控制电路，包括失配整形编码器。所述控制电路配置为在模数转换操作期间向所述采样数模转换器顺序施加多个数字码，以得出表示所述模拟信号值和所述模拟高频脉冲值的结合的数字码。给出了数个实施例。

本申请是申请日为2013年4月22日、申请号为201310141680.4的发明名称为“模数转换器系统和方法”的专利申请的分案申请。该申请日为2013年4月22日、申请号为201310141680.4的发明名称为“模数转换器系统和方法”的专利申请要求2012年4月20日提出的美国临时专利申请No.61/636,372的优先权。

技术领域

本教导涉及模拟电路和方法。尤其地，本教导涉及模数转换器(ADC)及其操作。

背景技术

模数转换器(ADC)使用在广泛的应用范围中，包括但不限于，传感器接口、工业应用、消费者应用和通信。已经针对各种应用和它们在速度、分辨率、噪声、功耗和其他性能相关的参数方面的不同需求，开发了用于模数(A/D)转换的各种电路和技术。

图1示出了现有技术的逐次逼近寄存器(SAR)模数转换器(SAR ADC)100。逐次逼近是广为人知的用于A/D转换的顺序方法。在这种方法中，模拟信号值VIN可以在电容性数模转换器(CDAC)101上被采样，顺序逐次逼近A/D转换操作用于生成所述模拟值VIN的编码的数值(数字)表示DOUT。控制电路102可以对CDAC101的多个输入端子103施加数字码序列，使CDAC101的输出端104向预定值(例如GND＝0V)转换。比较器电路105可以提供CDAC的输出104的极性的指示。数字控制电路可以使用该极性的指示来在施加到CDAC输入端子103的数字码序列中选择下一个数字码。CDAC输出端104可以表示模拟信号值VIN相对于施加到CDAC101的数字码的残余，CDAC101包含参考电压VREF。该参考电压可以被嵌入数字码的物理表示中。例如，数字码的比特的高状态(逻辑“1”)可以通过施加到输入端子103的第一参考电压电势VH＝VREF来物理的表示。同样地，低状态(逻辑“0”)可以通过施加第二参考电压电势VL＝GND＝0V到该输入端子103来表示。相应的，数字码的比特的高/低逻辑值可以通过电路被施加到CDAD的输入端子，该电路例如为逻辑门、开关驱动和将输入端子连接到参考电压电路107的开关，该参考电压电路提供多个参考电压电势。当使残余向0转换时，数字码序列中的最后的数字码可以为模拟信号值VIN的数字表示。数字电路可以将该最后的数字码的比特值结合，以提供编码的数值表示DOUT，该编码的数值表示可以使用标准逻辑电平(例如，在二进制权重码的1.8伏CMOS逻辑电平下的串行通信)以标准格式提供。

在获取期，CDAC的采样节点104(也是图1中的CDAC101的输出104，但采样结点与输出不同)可以通过采样开关108与预定电势(如地，GND＝0)联接。在采样实例中，当采样开关108打开时(即当采样开关108被控制成基本不导电时)，电荷部分可以基本在采样点104上被隔离。通过在获取期将模拟电压信号VIN(t)联接到至少一个CDAC的输入端子103，在采样实例中，在CDAC101上有效地采样电压信号VIN(t)的值VIN(被大致隔离的电荷部分是表示VIN的采样值)。采样开关108和一个或多个输入开关109可以通过数字控制电路106控制。可以使用施加的逻辑信号CNV控制何时采样模拟电压信号VIN(t)和执行采样值VIN的A/D转换。

在获取期，可以通过对CDAC的输入端子103的可选择的子集施加模拟电压信号VIN(t)，实现模拟信号值VIN的采样的表示的可选的缩放(scaling)。这方面在美国专利8,130,133中予以描述，该美国专利8,130,133通过引用合并于此，用于描述这种现有技术的逐次逼近ACD的缩放、结构和操作。