[发明专利]半导体器件的制造方法有效

专利信息
申请号: 201711144433.4 申请日: 2017-11-17
公开(公告)号: CN108074818B 公开(公告)日: 2023-06-20
发明(设计)人: 山本阳一 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L21/336 分类号: H01L21/336;H01L21/331
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 制造 方法
【说明书】:

本发明涉及半导体器件的制造方法。为了提高半导体器件的性能,提供一种半导体器件的制造方法,包括在形成氢退火之前,移除包括沟槽的内壁的碳化硅衬底的表面上形成的氧化膜的步骤。

相关申请的交叉引用

将于2016年11月18日提交的日本专利申请No.2016-225059的公开内容,包括说明书,附图以及摘要,通过引用整体并入本文。

技术领域

本发明涉及一种半导体器件的制造方法且特别地,涉及一种有效应用于例如采用碳化硅衬底的半导体器件的制造方法的技术。

背景技术

日本未审专利申请公布No.2006-108243说明了一种诸如通过臭氧处理在沟槽形成的硅衬底的表面上形成氧化膜且随后在包括氢的气氛下进行退火的技术。

日本未审专利申请公布No.5509520说明了一种对沟槽角部进行圆化以避免电场聚集在沟槽角部的技术。具体地,对于沟槽角部圆化的技术来说,氩(Ar)或硅烷(SiH4)/氩(Ar)用于退火。

发明内容

介电击穿容易发生在具有形成在沟槽中的栅电极的功率晶体管中,因为电场聚集在沟槽角部(边缘部)是。因此执行用于对沟槽角部进行圆化的“圆化退火”以抑制沟槽角部上的电场聚集。但是,由于对采用碳化硅(SiC)的功率晶体管的制造过程引起注意,因此本发明人等最近发现“圆化退火”会增大沟槽的表面粗糙度。在这种情况下,特别地,沟槽的侧壁用作沟道或电子路径,且当沟槽的侧壁上的表面粗糙度增大时,电子迁移率会由于电子散射而退化。特别地,在采用碳化硅的功率晶体管的制造过程中,需要在不增加表面粗糙度的情况下执行“圆化退火”的某些想法。

其他问题和新颖特征将从本说明书以及附图的说明中显而易见。

根据一个实施例的半导体器件的制造方法包括在执行氢退火之前移除形成在包括沟槽的内壁的碳化硅衬底的表面上的绝缘膜的过程。

根据一个实施例,可提高半导体器件的性能。

附图说明

图1A是示意性示出根据实施例的半导体晶圆的外部形状的示意图且图1B是以放大方式示出其一部分的放大图。

图2是示意性示出半导体晶圆的截面的示意图。

图3是示意性示出根据该实施例的SiC功率晶体管的器件结构的截面图。

图4是示出半导体器件的制造过程的截面图。

图5是示出图4之后的半导体器件的制造过程的截面图。

图6是示出图5之后的半导体器件的制造过程的截面图。

图7是示出图6之后的半导体器件的制造过程的截面图。

图8是示出图7之后的半导体器件的制造过程的截面图。

图9是示出图8之后的半导体器件的制造过程的截面图。

图10是示出图9之后的半导体器件的制造过程的截面图。

图11是示出图10之后的半导体器件的制造过程的截面图。

图12是示出图11之后的半导体器件的制造过程的流程图。

图13是示出根据变形例1的半导体器件的制造过程的流程图。

图14是示出根据变形例2的半导体器件的制造过程的流程图。

图15是示出根据变形例3的半导体器件的制造过程的流程图。

具体实施方式

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201711144433.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top