[发明专利]一种抗总剂量辐射的SOIFinFET器件及其制备方法

说明书

技术领域

本发明涉及抗总剂量辐射的绝缘衬底上硅(SOI)鳍式场效应晶体管(FinFET)器件及其制备方法，属于超大规模集成电路制造技术领域。

背景技术

随着太空探索的深入，越来越多集成电路工作于辐射环境中，这对半导体器件抗辐照性能提出了较高要求。半导体器件受到电子、X射线、γ射线等辐照后，会产生总剂量辐射效应，导致器件直流特性发生变化，如阈值电压漂移、关态泄漏电流增加等，直接引起集成电路功耗增加、性能降低甚至功能失效。随着集成电路技术的飞速发展，特征尺寸已缩小到纳米尺度。为克服传统平面体硅器件所面临的短沟道效应、迁移率退化等问题，FinFET替代平面器件成为纳米级超大规模集成电路制造中的主流器件。FinFET器件具有良好的栅控能力，能够有效抑制短沟道效应。目前常见FinFET根据衬底不同，可以分为体硅FinFET和SOI FinFET。现有的研究表明，SOI FinFET器件主要总剂量敏感区为衬底中的埋氧层(BOX)，总剂量辐射在BOX中产生的陷阱电荷通过静电耦合效应引起器件阈值电压漂移、关态泄漏电流增大等。特别是在Fin宽较大时，SOI FinFET器件的总剂量辐射效应更加严重。

发明内容

为提高SOI FinFET器件的抗总剂量辐射能力，本发明提出一种新型的抗总剂量辐射的SOI FinFET器件及其制备方法。

本发明提出的抗总剂量辐射的SOI FinFET器件通过刻蚀形成“π”形Fin条结构，该Fin条结构上部宽度较大，下部宽度减小，其剖面形貌与字母“π”相似。“π”形Fin条下部宽度较小，因此两侧栅间距更小，使得栅对“π”形Fin条下部的电势控制能力增强，从而有效减弱总剂量辐射在BOX中产生的氧化层陷阱电荷以及Fin/BOX界面态对器件特性的影响。

具体的，本发明提供的抗总剂量辐射的SOI FinFET器件，包括SOI衬底，其特征在于，在SOI衬底上具有“π”形Fin条结构，所述Fin条垂直于沟道方向的剖面为“π”形，即Fin条上部宽度较大，下部宽度较小，在该“π”形Fin条顶部至下部较窄区域侧壁表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区；源、漏位于沟道区两端。

进一步的，上述SOI FinFET器件的“π”形Fin条顶部宽度优选为1～50nm，与SOI衬底埋氧层接触的底部宽度不超过顶部宽度的70％。

进一步的，所述“π”形Fin条的材料可以是Si、Ge、SiGe、III-V族等半导体材料或它们的异质结构。

进一步的，在栅极结构的侧面为侧墙隔离层，通常是氮化硅侧墙。

本发明还提供了上述抗总剂量辐射的SOI FinFET器件的制备方法，包括以下步骤：

1)在SOI衬底上形成“π”形Fin条；

2)在Fin条侧壁和顶部表面形成栅极结构，并在栅极结构的侧面形成侧墙；

3)光刻定义源漏区图形，掺杂并退火形成源漏。

上述步骤1)可以直接在SOI衬底上用刻蚀方法形成Si材料“π”形Fin条，也可以先腐蚀SOI衬底上硅膜，再外延Fin条所需的半导体材料，然后再刻蚀该外延层得到“π”形Fin条。

以直接在SOI衬底上刻蚀形成Si材料“π”形Fin条为例，步骤1)中形成“π”形Fin条的方法具体可包括：

1-1)在SOI半导体衬底上淀积硬掩膜，光刻定义Fin条图形；

1-2)干法刻蚀硬掩膜和一定深度的SOI上硅膜，形成“π”形Fin条上部结构；

1-3)淀积一层氮化硅，并进行干法刻蚀，形成氮化硅侧墙；

1-4)各向同性刻蚀衬底至埋氧层，湿法腐蚀去掉硬掩膜和侧墙，形成“π”形Fin条结构。

所述步骤1-1)中硬掩膜可以是氧化硅层、氮化硅层、氧化硅/氮化硅叠层等，但不局限于上述材料，所用材料应具有较好的保形性。淀积硬掩膜的工艺可以采用低压化学气相淀积(Low Pressure Chemical Vapor Deposition，LPCVD)、等离子体增强化学气相淀积(Plasma Enhanced Chemical Vapor Deposition，PECVD)等方法。硬掩膜的厚度一般为10～200nm；Fin条上部宽度一般小于50nm。光刻优选为电子束光刻或193nm浸没式光刻等能形成纳米尺度线条的先进技术。

所述步骤1-2)中干法刻蚀硅膜深度决定了“π”形Fin条的上部高度，通常是1～30nm。