[发明专利]用于源极/漏极外延区的灵活合并方案

说明书

一种方法包括蚀刻第一半导体鳍和第二半导体鳍以形成第一凹槽。第一半导体鳍和第二半导体鳍具有第一距离。蚀刻第三半导体鳍和第四半导体鳍以形成第二凹槽。第三半导体鳍和第四半导体鳍具有等于或小于第一距离的第二距离。实施外延以同时从第一凹槽生长第一外延半导体区和从第二凹槽生长第二外延半导体区。第一外延半导体区彼此合并，并且第二外延半导体区彼此分离。本发明实施例涉及用于源极/漏极外延区的灵活合并方案。

技术领域

本发明实施例涉及形成半导体器件的方法，更具体地，涉及用于源极/漏极外延区的灵活合并方案。

背景技术

IC材料和设计中的技术进步已经产生了一代又一代IC，其中，每一代IC都具有比前一代IC更小且更复杂的电路。在IC发展过程中，功能密度(即，单位芯片面积上互连器件的数量)通常已经增加，而几何尺寸(即，可使用制造工艺创建的最小组件(或线))已减小。该按比例缩小工艺通常通过提高生产效率和降低相关成本而提供益处。

这种按比例缩小工艺还增加了处理和制造IC的复杂性并且为了实现这些进步，需要IC处理和制造中的类似发展。例如，已经引入诸如鳍式场效应晶体管(FinFET)的三维晶体管以代替平面晶体管。尽管现有的FinFET器件和制造FinFET器件的方法已经通常满足它们的期望目的，但是它们还不能在所有方面都完全令人满意。例如，用于诸如核心(逻辑)电路和静态随机存取存储器(SRAM)电路的不同电路的FinFET可以具有不同的设计，并且从相邻鳍生长的源极/漏极外延区可能需要合并以用于一些电路(诸如逻辑电路)，以及需要彼此分离以用于其他电路(诸如SRAM电路)。然而，为了节省制造成本，同时实施不同区域的外延。这导致难以选择性地合并外延区以用于一些电路，以及不合并以用于其他电路。因此，需要修整合并的外延区以将合并的外延区彼此分离。

发明内容

根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：形成在第一半导体鳍的顶面和侧壁上延伸的第一栅极堆叠件，其中，所述第一半导体鳍彼此平行且相邻；形成在第二半导体鳍的顶面和侧壁上延伸的第二栅极堆叠件，其中，所述第二半导体鳍彼此平行且相邻；形成介电层，其中，所述介电层包括在所述第一栅极堆叠件和所述第一半导体鳍上延伸的第一部分，和在所述第二栅极堆叠件和所述第二半导体鳍上延伸的第二部分；在第一蚀刻工艺中，蚀刻所述介电层的第一部分以在所述第一半导体鳍的侧壁上形成第一鳍间隔件，其中，所述第一鳍间隔件具有第一高度；在第二蚀刻工艺中，蚀刻所述介电层的第二部分以在所述第二半导体鳍的侧壁上形成第二鳍间隔件，其中，所述第二鳍间隔件具有比所述第一高度更大的第二高度；凹进所述第一半导体鳍以在所述第一鳍间隔件之间形成第一凹槽；凹进所述第二半导体鳍以在所述第二鳍间隔件之间形成第二凹槽；以及同时从所述第一凹槽生长第一外延半导体区和从所述第二凹槽生长第二外延半导体区，其中，从相邻的所述第一凹槽生长的所述第一外延半导体区彼此合并，并且从相邻的所述第二凹槽生长的所述第二外延半导体区彼此分离。

根据本发明的另一些实施例，还提供了一种形成半导体器件的方法，包括：蚀刻第一半导体鳍和第二半导体鳍以形成第一凹槽，其中，所述第一半导体鳍和所述第二半导体鳍具有第一距离；蚀刻第三半导体鳍和第四半导体鳍以形成第二凹槽，其中，所述第三半导体鳍和第四半导体鳍具有等于或小于所述第一距离的第二距离；以及实施外延以同时从所述第一凹槽生长第一外延半导体区和从所述第二凹槽生长第二外延半导体区，其中，所述第一外延半导体区彼此合并，并且所述第二外延半导体区彼此分离。