[发明专利]刚性电极压接封装功率半导体器件封装方法和系统

说明书

本发明提供了一种刚性电极压接封装功率半导体器件封装方法、及系统，其中，方法可以包括：叠层组件的层叠方法，所述叠层组件包括按预定层叠顺序层叠的多种部件，其特征在于，所述方法包括：获取各个所述部件的厚度值；根据所述部件的厚度值计算叠层组件的厚度的方差；根据最小方差的层叠方式形成所述叠层组件。可以使组装标准一致，可以尽量减小叠层组件之间的高度差，使得各组件之间承受的压力较为均匀，各组件中的部件之间接触良好。可以有效减低芯片失效率，大幅度提高封装效率和产能。

技术领域

本发明涉及芯片封装技术领域，具体涉及到一种刚性电极压接封装功率半导体器件封装方法和系统。

背景技术

叠层组件由多种不同的部件层叠而成，在特定场合需要对叠层组件进行装配，例如压接型功率半导体器件，需要将半导体器件的电极和芯片本体层叠，或需要将半导体器件的电极、芯片和外壳进行层叠，后写成叠层组件，在对多个叠层组件进行封装。然而，各个部件在加工过程中会存在一定的加工误差，例如各个部件的厚度之间存在差距，在将各个部件层叠形成叠层组件并对多个叠层组件进行装配的过程，加工误差，尤其是厚度误差会出现累积，压接型半导体器件在将多个叠层组件进行封装时，由于厚度误差累积，可能会导致半导体器件受力出现较大偏差。如图1所示，第二叠层组件2的厚度小于第一叠层组件1和第三叠层组件3的厚度，导致两端半导体器件承受过大的压力发生脆性断裂而损坏，中间半导体器件所受压力过小而引起接触不良，导致接触热阻和接触电阻增大，影响器件的电气特性和可靠性。

因此，如何减小叠层组件的高度差成为亟待解决的技术问题。

发明内容

本发明要解决的技术问题在于减小叠层组件的高度差。

根据第一方面，本发明实施例提供了一种叠层组件的层叠方法，叠层组件包括按预定层叠顺序层叠的多种部件，方法包括：获取各个部件的厚度值；根据部件的厚度值计算叠层组件的厚度的方差；根据最小方差的层叠方式形成叠层。

可选地，根据部件的厚度值计算叠层组件的厚度的方差包括：分别对不同种部件按照预设厚度差进行分组；按照分组后的厚度对各个部件进行随机层叠；计算叠层组件的厚度的方差。

可选地，根据最小方差的层叠方式形成叠层包括：获取部件的位置和角度；根据位置和角度对各部件进行层叠。

可选地，在获取各个部件的厚度值和根据部件的厚度值计算叠层组件的厚度的方差之间，包括：获取各个部件的平面度；分别判断各个部件的平面度是否大于预设平面度；当部件的平面度大于预设平面度时，剔除部件。

可选地，获取各个部件的平面度包括：获取各个部件中任意位置至少两点的厚度值；计算至少两点的厚度值的差，得到各个部件的平面度。

可选地，获取各个部件的厚度值包括：分别获取各个部件中任意一点或任意多点的厚度值；根据任意一点的厚度值或任意多点的厚度平均值确定部件的厚度值。

根据第二方面，本发明实施例提供了一种刚性电极压接封装功率半导体器件封装方法，包括：按照上述第一方面任意一项描述的叠层组件的层叠方法对各个部件进行层叠形成叠层组件；对叠层组件进行封装，得到封装后的半导体器件。

可选地，刚性电极压接封装功率半导体器件封装方法还包括：对半导体器件进行压力、热阻或电特性中的任意一种或任意组合的测试。

根据第三方面，本发明实施例提供了一种刚性电极压接封装功率半导体器件封装系统，包括：厚度检测装置，用于检测各个部件的厚度；匹配装置，用于根据上述第一方面任意一项描述的叠层组件的层叠方法对各个部件进行层叠形成叠层组件；装配装置，用于根据上述第二方面任意一项描述的刚性电极压接封装功率半导体器件的封装方法对叠层组件进行封装，得到封装后的半导体器件。

可选地，刚性电极压接封装功率半导体器件封装系统，还包括：测试装置，用于对半导体器件进行压力测试、热阻测试或电特性测试中的任意一种或任意组合。