[发明专利]模拟压接式IGBT器件失效短路机理的有限元建模方法

权利要求书

1.模拟压接式IGBT器件失效短路机理的有限元建模方法，其特征在于：该方法包含压接式IGBT失效短路过程模拟，用于模拟压接式IGBT器件失效部位渗透过程和特征参数的变化；

具体包含如下步骤：

S1：建立压接式IGBT器件的渗透坑劣化模型，通过渗透坑电导率变化模拟失效短路过程；

S2：将压接式IGBT器件的失效短路渗透坑进行电导率变换处理，计算不同渗透程度时的电导率；

S3：设置压接式IGBT器件处于不同失效短路程度的电导率；

S4：建立IGBT器件含渗透坑的等效模型；

S5：仿真不同渗透程度下压接式IGBT器件的稳态特性；

S6：获得压接式IGBT器件的失效短路等效模型；

所述渗透坑由所述压接式IGBT器件的芯片表面铝镀层与硅芯片，在高温、高压下经渗透反应形成；

所述压接式IGBT器件的渗透坑的失效短路程度由渗透坑内的铝和硅的比例决定，所述渗透坑的渗透程度电导率换算公式为：

Q＝αQ_Al+(1-α)Q_Si

其中Q表示渗透坑内的电导率，α表示铝的渗透量，Q_Al表示铝的电导率，Q_Si表示硅的电导率；

根据不同的铝渗透情况，根据渗透坑内的电导率与硅电导率的比值定义仿真失效短路过程：

其中n为渗透坑内的电导率与硅电导率的倍数关系，γ为铝、硅电导率的比值，为固定常数。

2.根据权利要求1所述的模拟压接式IGBT器件失效短路机理的有限元建模方法，其特征在于：所述步骤S2中，还根据渗透坑内的电导率与硅电导率的比值不断变大，增大渗透坑内的电导率值。

3.根据权利要求1所述的模拟压接式IGBT器件失效短路机理的有限元建模方法，其特征在于：所述压接式IGBT器件的结构包括层叠的集电极铜板、上钼层、IGBT芯片、下钼层、银垫片、栅极弹针、底层凸台和PCB驱动板；

所述压接式IGBT器件的结构包括还包括PEEK外壳，所述电极铜板、上钼层、IGBT芯片，下钼层、银垫片、栅极弹针通过外部压力安装在所述底层凸台上且均安置在PEEK外壳内；

所述IGBT芯片包含无源区、有源区、集电极区、栅驱动区和渗透坑，所述无源区位于芯片正面的边缘并完全包围所述有源区，所述集电极区位于芯片的背面，所述栅驱动区在有源区的顶角上，所述渗透坑在所述有源区内，在所述有源区、集电极区和栅驱动区表面均沉积有铝金属层；

所述PCB驱动板处于PEEK下层，安装在底层凸台底部，外置端头连接驱动器。

4.根据权利要求1所述的模拟压接式IGBT器件失效短路机理的有限元建模方法，其特征在于：步骤S4中根据所述压接式IGBT器件的材料特性进行多物理场建模，所述步骤S4具体为：

S41：建立压接式IGBT器件的几何模型；

S42：设置各层材料的相对材料参数，包含电极铜板、上钼层、下钼层、IGBT芯片和银垫片的热膨胀系数、杨氏模量和泊松比；

S43：设置压接式IGBT器件的机-热-电物理场参数与边界条件；

S44：对压接式IGBT器件进行有限元建模网格剖分；

S45：仿真获取压接式IGBT在多物理场下的热阻、电阻分布。

5.根据权利要求4所述的模拟压接式IGBT器件失效短路机理的有限元建模方法，其特征在于：步骤S5中根据所述压接式IGBT器件的失效短路过程进行多物理场仿真，所述步骤S5具体为：

S51：建立压接式IGBT器件失效短路模型，设置芯片的表面渗透坑；

S52：将渗透坑内的电导率根据不同铝、硅含量进行等效换算；

S53：将等效换算后的电导率导入压接式IGBT模型，进行等效仿真；

S54：提取不同渗透程度的电阻、热阻仿真结果，得到压接式IGBT失效短路过程特征参数变化。