[发明专利]底部封装结构及制作方法

说明书

技术领域

本发明涉及集成电路封装技术领域，尤其涉及一种用于I/O(Input/Output，输入/输出)连接的底部封装结构以及制作方法。

背景技术

随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。

如图1所示，在专利号为US8847378B2的专利的扇出封装结构中包括第一半导体封装体100A和第二半导体封装体200A，第一半导体封装体100A包括第一基底110A、重布线层(RDL，Re-distribution Layer)120A以及芯片130A，芯片130A与重布线层120A通过硅穿孔(TSV，Through Silicon Via)连接，重布线层120A与第一基底110A电气连接；第二半导体封装体200A包括第二基底210A；第一半导体封装体100A的第一基底110A通过焊锡球320A与第二半导体封装体200A的第二基底210A电气连接；当芯片130A与第二半导体封装体200A的第二基底210A进行信号传输时，信号需要依次经过芯片130A、重布线层120A、第一基底110A并通过焊锡球320A传输至第二基底210A，且第一半导体封装体100A与第二半导体封装体200A的电气连接仅通过两个焊锡球320A来实现。

如图2所示，在专利号为US8873245B2的专利中，扇出封装结构包括上封装体200B和嵌入式底部封装体100B；底部封装体100B包括第一半导体芯片120B、第二半导体芯片130B以及下PCB(Printed Circuit Board，集成电路板)基板110B；第一半导体芯片120B与第二半导体芯片130B电气连接，第一半导体芯片120B与下PCB基板110B电气连接；上封装体200B包括上PCB基板210B；底部封装体100B的下PCB基板110B与上封装200B的上PCB基板210B通过焊锡球250B进行电气连接；当第二半导体芯片130B与上封装200B的上PCB基板210B进行信号传输时，信号需要依次经过第二半导体芯片130B、第一半导体芯片120B、下PCB基板110B并通过焊锡球250B传输至上PCB基板210B；且上封装体200B和底部封装体100B的电气连接仅通过对称设置的四个焊锡球250B来实现。

因此可知，现有技术中扇出封装结构的上封装体与底部封装体的信号传输的距离较长，而且上封装体与底部封装体之间的I/O计数较少，信号传输距离长和I/O计数少都会影响上部、底部封装体之间的信号传输的完整性。

发明内容

针对上述问题，本发明的实施例提供一种底部封装结构以及制作方法，以至少解决现有技术中的以上技术问题。

为了达到上述目的，本发明实施例的一种底部封装结构，包括：

第一重布线结构，包括第一介电层、埋设于所述第一介电层的迭合垫；

金属支柱，设置于所述第一重布线结构上，并且所述金属支柱与所述第一重布线结构电气连接；

芯片，安装在所述第一重布线结构上，所述芯片具有多个贯通所述芯片相对设置的第一端面和第二端面的硅穿孔，所述芯片包括多个第一凸块及多个第二凸块，所述第一凸块设置在所述第一端面上并与所述迭合垫接合，所述第二凸块设置在相对远离所述第一重布线结构的所述第二端面上，所述第一凸块与所述第二凸块分别电气连接所述硅穿孔的两端；

模塑体，形成于所述第一重布线结构上，所述模塑体胶囊密封所述芯片以及所述金属支柱，所述第二凸块具有显露于所述模塑体的第一接合面，所述金属支柱具有显露于所述模塑体的第二接合面；及

第二重布线结构，形成于所述模塑体上，所述第二重布线结构包括第二介电层、埋设于所述第二介电层中的重布线路以及连接所述重布线路的外接垫，所述外接垫还连接所述第二凸块的所述第一接合面并连接所述金属支柱的所述第二接合面；

其中，所述第一重布线结构具有复数个开孔，形成于所述第一介电层中，以显露所述迭合垫。

在一种可实施方式中，所述开孔包括多个第一开孔以及多个第二开孔；

所述第一开孔设置于所述第一重布线结构靠近所述芯片的第三端面中，且所述第一开孔的布置位置与所述第一凸块的位置对应，所述第一开孔中显露所述迭合垫的一侧端面，所述迭合垫的所述一侧端面通过设置在所述第一开孔中的焊料与所述第一凸块电气连接；及