[发明专利]一种矢量网络分析仪时钟系统及其优化方法

说明书

本发明公开了一种矢量网络分析仪时钟系统及其优化方法，属于测试技术领域，包括基准时钟缓冲单元、第一可编程时钟生成器、第二可编程时钟生成器、FPGA、DSP以及5个ADC；基准时钟缓冲单元的输入端连接有基准时钟产生模块，基准时钟缓冲单元的输出端分别与第一可编程时钟生成器的输入端和第二可编程时钟生成器的输入端相连；第一可编程时钟生成器的输出端分别与DSP和FPGA相连；第二可编程时钟生成器的输出端分别与5个ADC的时钟输入端相连。本发明时钟系统采用网络化的拓扑结构取代了多晶振独立工作方式，增加了时钟系统的稳定性，节省了硬件成本，具备同时输出多路LVDS时钟的能力，抗干扰性强，通用性和可扩展性好。

技术领域

本发明属于测试技术领域，具体涉及一种矢量网络分析仪时钟系统及其优化方法。

背景技术

随着矢量网络分析仪的测量功能的增多以及测量指标的提升，仪器内部的数字中频处理单元的性能和复杂度显著提高。而时钟系统作为数字中频处理单元的重要组成部分，也需要随之增加时钟数量以及提高时钟频率。由于晶振价格随着其工作频率的增加而变得昂贵，因此晶振数量的增多不仅抬高了硬件成本，也占用了PCB板上宝贵的空间资源。另外，晶振数量的增多意味着仪器潜在的故障率增加，降低了仪器的可靠性。

现有的矢量网络分析仪数字中频处理单元的时钟系统由若干晶振组成，各个晶振独立工作。矢量网络分析仪行业的国际标杆企业是德公司生产的高端矢量网络分析仪N5242及其之前的产品，以及国内的中电科仪器仪表有限公司生产的AV3672系列高端矢量网络分析仪，时钟系统方案均是采用多个独立晶振产生时钟。随着矢量网络分析仪测试功能的多样化，亟需网络仪数字中频处理单元的时钟数量和时钟频率可编程控制。例如，使用频谱分析功能时，在改变分辨率带宽后，数字中频处理单元时钟系统生成的ADC采样时钟需要随之改变；使用脉冲测试功能时，需要时钟系统生成高频率时钟，以满足脉冲测试需求。

现有矢量网络分析仪数字中频处理单元时钟系统主要有以下缺点：

1)时钟系统由若干晶振组成，各个晶振独立工作。随着测试需求的多样化，所需要的时钟数量增多，时钟频率越来越高，不仅增加了硬件成本，也使得有限的PCB空间变得更加紧张。

2)晶振数量的增多会使得仪器潜在的故障率增加，降低可靠性。

3)矢量网络分析仪的一些新功能需要数字中频处理单元的时钟数量和时钟频率可编程控制，而晶振输出的时钟频率无法编程控制。

发明内容

针对现有技术中存在的上述技术问题，本发明提出了一种矢量网络分析仪时钟系统及其优化方法，设计合理，克服了现有技术的不足，具有良好的效果。

为了实现上述目的，本发明采用如下技术方案：

一种矢量网络分析仪时钟系统，包括基准时钟缓冲单元、第一可编程时钟生成器、第二可编程时钟生成器、FPGA、DSP以及5个ADC；基准时钟缓冲单元的输入端连接有基准时钟产生模块，基准时钟缓冲单元的输出端分别与第一可编程时钟生成器的输入端和第二可编程时钟生成器的输入端相连；第一可编程时钟生成器的输出端分别与DSP和FPGA相连；第二可编程时钟生成器的输出端分别与5个ADC的时钟输入端相连；

基准时钟缓冲单元，被配置为用于对输入的基准时钟进行缓冲调理，基准时钟频率为100MHz；

第一可编程时钟生成器，被配置为用于给DSP和FPGA提供时钟；

第二可编程时钟生成器，被配置为用于给5个ADC分别提供频率为120MHz的采样时钟；

FPGA，被配置为用于进行信号处理以及对第一可编程时钟生成器、第二可编程时钟生成器以及5个ADC进行配置；

DSP，被配置为用于进行扫描控制和任务调度，并对FPGA的滤波数据进行浮点运算；