[发明专利]一种采用时钟乱序技术和混沌触发器的抗DPA攻击方法

权利要求书

1.一种采用时钟乱序技术和混沌触发器的抗DPA攻击方法，其特征在于：所述方法首先在每次加密运算起始，通过随机控制信号产生模块产生一个8比特的随机控制信号，在混沌触发器模块处于复位状态下时利用该产生的8比特随机控制信号中的一比特控制信号，对混沌触发器模块内部的混沌单元进行控制，在控制信号低电平下实现内部混沌单元与非输出，混沌触发器由与非门构成；在控制信号高电平下实现内部混沌单元或非输出，混沌触发器由或非门构成；从而实现混沌触发器的重构；混沌触发器模块处于复位状态下，利用该8比特随机控制信号的两位最低有效位，在PLL输出的三个带相位偏移时钟信号中选择一个时钟信号并用于驱动混沌触发器模块，实现时钟乱序电路模块中时钟的乱序输出；

所述混沌触发器模块用于存储一比特数据，一个混沌触发器模块由六个带置1功能的混沌单元和两个不带置1功能的混沌单元组成，并形成主从触发器电路模块，其中四个带置1功能的混沌单元构成主触发器电路，主触发器电路在一比特控制信号Ctr为高电平的情况下利用时钟CP驱动，在一比特控制信号Ctr为低电平的情况下利用时钟驱动；另外两个带置1功能的混沌单元和两个不带置1功能的混沌单元构成从触发器电路，从触发器电路在一比特控制信号Ctr为高电平的情况下利用时钟驱动，在一比特控制信号Ctr为低电平的情况下利用时钟CP驱动；另外，所述混沌触发器模块在控制信号Set_n和Rst_n的控制下分别实现电路的异步置位和异步复位功能；

所述带置1功能的混沌单元中的或非门U1的输入信号为A、B，或非门U2的输入信号为Ctr、A，或非门U3的输入信号为Ctr、B，或非门U4的输入信号为或非门U1、U2和U3的输出信号，与非门U5的输入信号为或非门U4的输出信号和置位复位控制信号Rst_Set；所述不带置1功能的混沌单元中或非门U1的输入信号为A、B，或非门U2的输入信号为Ctr、A，或非门U3的输入信号为Ctr、B，或非门U4的输入信号为或非门U1、U2和U3的输出信号，与非门U5的输入信号为或非门U4的输出信号；上述Ctr为来自随机控制信号产生模块的1比特的控制信号，混沌触发器模块在复位状态下，通过控制信号Ctr实现混沌电路的重构。

2.根据权利要求1所述的一种采用时钟乱序技术和混沌触发器的抗DPA攻击方法，其特征在于：在每一次加密运算的初始阶段，首先要对混沌触发器模块进行复位，在复位状态下完成随机控制信号产生模块中随机控制信号的产生，以及混沌触发器的重构和时钟的乱序输出，完成后再进行加密运算。

3.根据权利要求1所述的一种采用时钟乱序技术和混沌触发器的抗DPA攻击方法，其特征在于：所述随机控制信号产生模块包括存储8比特明文的寄存器组和8比特的时间计数器单元，通过输入随机明文数据和时间计数实时数据获得8比特的随机控制信号，所述时间计数器单元独立于整体电路且不受全局复位信号的影响，所述8比特的随机控制信号按照如下公式获得：

其中，Ctr表示输出的8比特的随机控制信号，Plaintext表示输入的随机明文数据，Counter表示输入的时间计数实时数据，8比特的随机控制信号中的每一比特控制信号分别对接于每一比特数据的可重构的混沌触发器模块，且8比特的随机控制信号的两位最低有效位Ctr[1:0]对接于时钟乱序电路模块。

4.根据权利要求1所述的一种采用时钟乱序技术和混沌触发器的抗DPA攻击方法，其特征在于：所述时钟乱序电路模块通过PLL产生三个相位存在偏移的时钟信号，并通过8比特的随机控制信号的两位最低有效位Ctr[1:0]在混沌触发器模块复位状态下驱动时钟CP和实现时钟的乱序输出；输入时钟以及产生的三个相位存在偏移的时钟信号参数如下：输入时钟的时钟频率为50MHZ；PLL产生的时钟Outclk0，时钟频率为50MHz，相位偏移为0度；PLL产生的时钟Outclk1，时钟频率为50MHz，相位偏移为11.25度；PLL产生的时钟Outclk2，时钟频率为50MHz，相位偏移为22.5度；时钟乱序电路模块的输出如下：当Ctr[1:0]＝2’b00时，全局时钟驱动信号输出为Outclk0和当Ctr[1:0]＝2’b01时，全局时钟驱动信号输出为Outclk0和当Ctr[1:0]＝2’b10时，全局时钟驱动信号输出为Outclk1和当Ctr[1:0]＝2’b11时，全局时钟驱动信号输出为Outclk2和