[发明专利]一种鳍式场效应晶体管及其制备方法

说明书

本申请公开了一种鳍式场效应晶体管及其制备方法，其中，所述鳍式场效应晶体管的制备方法将假栅的主刻蚀过程分为两次刻蚀过程，即对假栅层的第一次刻蚀和对假栅雏形结构的第二次刻蚀，并且在两次主刻蚀过程中引入了一次氮化处理，以在第一次刻蚀形成的假栅雏形结构背离衬底一端表面形成绝缘薄膜，所述绝缘薄膜在第二次刻蚀过程中起到了对假栅雏形结构背离所述衬底一端的假栅的保护作用，避免了顶部的假栅在第二次刻蚀过程中被长时间过刻蚀而形成凹陷等受损现象的可能，从而改善了后续形成的鳍式场效应晶体管的栅极的形貌，进而改善了最终形成的鳍式场效应晶体管的电学性能。

技术领域

本申请涉及半导体技术领域，更具体地说，涉及一种鳍式场效应晶体管及其制备方法。

背景技术

为了满足电子设备不断小型化的需求，半导体器件的尺寸不断缩小，鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)的出现解决了传统的互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)晶体管在20nm线程以下时出现的源极和漏极之间的漏电流现象，真正将半导体器件的制程带入到了20nm线程以下领域，为半导体器件的小型化提供了新的方向。

鳍式场效应晶体管的结构如图1所示，包括：位于所述衬底10表面的多个鳍部11，位于相邻的所述鳍部11之间的隔离部(图1中未示出)；位于所述鳍部背离所述衬底一侧的源区12、沟道区13和漏区14，所述沟道区13位于所述源区12和漏区14之间；位于所述鳍部11背离所述衬底10一侧表面的栅极结构20，所述栅极结构20朝向所述衬底10一侧的锗鳍11为所述沟道区13，位于所述栅极结构两侧，覆盖所述栅极结构侧面的侧墙30以及覆盖所述鳍部11、隔离部侧面和顶面以及所述侧墙30侧面的层间介质层40。

现有技术中在形成鳍式场效应晶体管的栅极结构时，通常采用假栅工艺，即在衬底10表面形成鳍部11和隔离部之后，先形成包括假栅介质层和假栅的栅极结构，然后在完成后续工艺后采用后栅工艺去除假栅结构，并在去除假栅结构后留下的栅极开口中形成栅极结构，其中，由于假栅的立体形状的限制，在刻蚀形成假栅的过程中，位于鳍部11上方(背离衬底10一侧)的假栅先形成，这就导致在鳍部11顶部以下的栅极部分的刻蚀过程中，位于鳍部11上方的假栅需要经历长时间的过刻蚀，从而形成凹陷或表面损伤等受损现象，这些受损现象会对后续形成的栅极结构的形貌造成不良影响，对最终形成的鳍式场效应晶体管的电学性能产生不良影响。

发明内容

为解决上述技术问题，本发明提供了一种鳍式场效应晶体管及其制备方法，以解决由于在假栅的形成过程中，位于鳍部上方的假栅经历长时间过刻蚀而形成的凹陷等受损现象的问题。

为解决上述技术问题，本发明实施例提供了如下技术方案：

一种鳍式场效应晶体管的制备方法，包括：

提供衬底，所述衬底表面具有多个相间排列的隔离部和鳍部，所述隔离部部分覆盖所述鳍部侧壁；

在所述鳍部背离所述衬底一侧表面沉积假栅介质层，以使所述假栅介质层覆盖所述鳍部的裸露表面；

在所述隔离部和鳍部背离所述衬底一侧表面沉积假栅层；

对所述假栅层进行第一次刻蚀，以形成假栅雏形结构，所述第一次刻蚀的持续时间为第一预设时间；

对所述假栅雏形结构进行氮化处理，以在所述假栅雏形结构背离所述衬底一端表面形成绝缘薄膜；

对氮化处理后的假栅雏形结构进行第二次刻蚀，以形成横跨至少一个所述鳍部的假栅，所述假栅与所述假栅介质层构成假栅结构，所述第二次刻蚀的持续时间为第二预设时间，所述第一预设时间与所述第二预设时间的比值大于或等于1，所述第一预设时间与第二预设时间之和等于假栅主刻蚀工艺所需时间。