[发明专利]一种上报和下发报文的方法及装置

说明书

本申请提供一种上报和下发报文的方法，所述方法包括：在接收到由FPGA发送的报文时，解析所述FPGA发送的报文的报文头；根据解析得到的所述FPGA发送的报文的报文头信息，在预存的转发表项中查找交换设备与CPU相连的接口；通过所述查找到的交换设备与CPU相连的接口，将所述FPGA发送的报文上报给CPU，以使CPU对所述FPGA发送的报文进行处理；在接收到所述CPU下发的经过处理的报文时，解析所述经过处理的报文的报文头；根据解析得到的所述经过处理的报文的报文头信息，在所述预存的转发表项中查找交换设备与FPGA相连的接口；通过所述交换设备与FPGA相连的接口将所述经过处理的报文下发给FPGA。

技术领域

本申请涉及通信领域，尤其涉及一种上报和下发报文的方法及装置。

背景技术

FPGA(Field-Programmable Gate Array，现场可编程阵列)芯片是一种可编程的逻辑芯片，通过编写不同的程序代码可以实现高速的业务处理能力，这与传统的CPU实现的处理能力相比，FPGA芯片具有明显的优势。因此目前的高性能网络设备基本采用FPGA芯片作为主力业务处理芯片，CPU作为控制端来实现辅助性的功能。例如网络协议报文是在CPU上处理的，为了将FPGA芯片接收的网络协议报文上报给CPU，以使CPU对网络协议报文进行处理。目前是FPGA芯片接收到报文之后，进入FPGA芯片的报文解析查询流程，如果查询到是本网络设备的网络协议报文，则FPGA芯片通过指定的报文出接口，通过PCIE总线发送给CPU，在CPU侧对网络协议报文处理完成以后，为了将处理好的网络协议报文下发给FPGA，CPU将处理完的网络协议报文通过PCIE总线发送给FPGA芯片。但是FPGA芯片与CPU之间的PCIE总线的带宽是有限的，PCIE总线还需要承担由CPU向FPGA芯片下发控制指令的通道功能，如果CPU和FPGA芯片之间有大量的报文收发的话，会影响CPU向FPGA芯片下发控制指令。另一方面由FPGA芯片发送给CPU的报文，需要FPGA对报文封装特定的报文头格式，以使CPU可以对报文进行正确的解析，由CPU发送报文给FPGA芯片也需要对报文封装特定的报文头格式，如此一来加大了开发力度，出现问题之后无法定位。

发明内容

有鉴于此，本申请提供一种上报和下发报文的方法及装置。

具体地，本申请是通过如下技术方案实现的：

一种上报和下发报文的方法，所述方法包括：

交换设备在接收到由FPGA发送的报文的情况下，解析所述FPGA发送的报文的报文头；

根据解析得到的所述FPGA发送的报文的报文头信息，在预存的转发表项中查找所述交换设备与CPU相连的接口；

通过所述查找到的交换设备与CPU相连的接口，将所述FPGA发送的报文上报给CPU，以使CPU对所述FPGA发送的报文进行处理；

交换设备在接收到所述CPU下发的经过处理的报文的情况下，解析所述经过处理的报文的报文头；

根据解析得到的所述经过处理的报文的报文头信息，在所述预存的转发表项中查找所述交换设备与FPGA相连的接口；

通过所述交换设备与FPGA相连的接口将所述经过处理的报文下发给FPGA。

一种上报和下发报文的装置，所述装置包括：

第一报文解析单元，用于交换设备在接收到由FPGA发送的报文的情况下，解析所述FPGA发送的报文的报文头；

第一接口查找单元，用于根据解析得到的所述FPGA发送的报文的报文头信息，在预存的转发表项中查找所述交换设备与CPU相连的接口；

第一报文上报单元，用于通过所述查找到的交换设备与CPU相连的接口，将所述FPGA发送的报文上报给CPU，以使CPU对所述FPGA发送的报文进行处理；