[发明专利]芯片加密设计的泄漏定位系统及方法

说明书

本发明公开了一种芯片加密设计的泄漏定位系统及方法，其用于加密芯片设计的泄漏定位。该泄漏定位系统包括：解析模块、分析模块以及反馈模块。解析模块通过解析RTL文件和网表文件，获得实际硬件电路的层次结构和运算单元信息。分析模块与解析模块电性连接，所述分析模块根据所述实际硬件电路的层次结构和运算单元信息分析出泄漏点精确位置，并计算出泄漏点定位成功率。反馈模块与解析模块和所述分析模块均电性连接，所述反馈模块将所述泄漏点精确位置与RTL文件和网表文件进行比对，在RTL文件和网表文件中标注出泄漏点。本发明的芯片加密设计的泄漏定位系统可以更加精确地定位泄漏点。

技术领域

本发明是关于芯片设计领域。本发明特别是关于一种芯片加密设计的泄漏定位系统及方法。

背景技术

现如今，加密设备的功能和重要性已被许多应用所接受。由于加密算法的硬件载体较软件形式具有更高的安全性、高效性等，已被多个行业指定为必备的安全防护平台和加密形式，硬件载体包括密码芯片、智能卡等。

传统意义上，加密设备的安全性由所采用的密码算法、认证方式以及安全协议的数学复杂度决定。然而，对于一个实用性的加密设备，其安全性不仅与采用的密码算法相关，而且还涉及到程序实现和硬件设计等方面。

侧信道分析经过近20年发展，基于功耗、电磁、时间等信息的侧信道分析方法已经成为密码算法软硬件设计的实际威胁。为了能有效防御侧信道攻击，迄今为止出现多种算法级和实现级的侧信道防护方法，如掩码防护和互补逻辑防护等。其中掩码防护方案因其可以从算法级别将加密过程中所有数据随机化，破坏功耗/电磁信号与敏感数据间的关联性，从而实现算法级别的可证明安全防护，成为现有侧信道防护方法中被最广泛使用的一种侧信道防护方法。

随着高阶侧信道攻击技术的发展，掩码方案自提出以来，从一阶对抗逐渐发展至高阶对抗，通过增加分析的时间和数据复杂度实现更高级别的安全性。现有可证明安全的高阶或任意阶掩码方案主要基于Ishai,Sahai和Wagner等人2003年提出的Ishai-Sahai-Wagner(ISW)证明框架。基于此框架，可证明安全的高阶掩码方案不断被提出，ISW可证明框架保证了高阶掩码方案在算法级别的安全性，但不能保证方案在实际环境下的安全性。许多研究工作分析掩码方案在设计实现环节可能存在的泄漏，主要包括Mangard S等人2005年提出的Glitches和Toggle-Count。Toggle-Count必须依赖于后仿的网表和相同的芯片元件库，因此Glitches是建立掩码方案实现的功耗与Toggle-Count之间相关性的其中因素，Glitches在硬件中对可证明安全掩码方案的安全性具有不可忽视的威胁。

专利名称为“密码安全芯片侧信道安全程度量化评测方法”，申请号：CN200910105663.9。发明涉及一种密码安全芯片侧信道安全程度量化评测方法。该密码安全芯片侧信道安全程度量化评测方法包括：1，获取至少2个功耗与汉明权重的相关系数；2，计算归一化差值；3，计算密码安全芯片侧信道安全系数。该密码安全芯片侧信道安全程度量化评测方法可以评测密码安全芯片的密钥在侧信道分析攻击下的安全程度。

专利名称为“侧信道攻击的检测和缓解”，申请号：CN201280075361.1。公开了用于防止侧信道攻击的方法、系统和计算机可读存储介质。运行在计算装置上或计算环境内的诸如虚拟机的计算资源可被复制。可监视与该计算资源和复制计算资源相关联的属性以看是否存在差异。所述差异可指示诸如病毒或侧信道攻击的安全事件。可通过用复制计算资源替换计算资源来处理检测到的安全事件。