[发明专利]硬掩膜刻蚀的底部缺陷的检验方法有效
| 申请号： | 201711184345.7 | 申请日： | 2017-11-23 |
| 公开（公告）号： | CN107993954B | 公开（公告）日： | 2020-03-13 |
| 发明（设计）人： | 肖为引;王猛;陈保友;黄海辉;刘隆冬;苏恒;朱喜峰 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 北京辰权知识产权代理有限公司 11619 | 代理人： | 刘广达 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 硬掩膜 刻蚀 底部 缺陷 检验 方法 | ||
【权利要求书】：
1.硬掩膜刻蚀的底部缺陷的检验方法，其特征在于，包括以下步骤：
对晶圆片进行硬掩膜刻蚀形成硬掩膜孔道后，继续对晶圆片加刻蚀一段时间，在硬掩膜下方的下层介质的表面对应硬掩膜孔道的位置形成介质沟槽，保证加刻蚀工艺对硬掩膜具有高选择比；
去除硬掩膜，剩余上表面具有介质沟槽的下层介质；
对下层介质的具有介质沟槽的上表面进行检验；
加刻蚀步骤中，刻蚀气体为C4F8、C3F6、CH2F2和CF4中的一种或多种与O2的混合气体，刻蚀气体流量为1～100标准毫升/分钟，刻蚀温度为10～200℃，压力为1～100毫托；
检验步骤包括使用测量机台测量介质沟槽的孔径，使用缺陷扫描台对具有介质沟槽的表面进行缺陷考察的步骤。
2.如权利要求1所述的检验方法，其特征在于，
加刻蚀步骤中，加刻蚀的时间为1～200秒。
3.如权利要求1所述的检验方法，其特征在于，
所述检验方法还包括位于去除硬掩膜步骤之后、对下层介质进行检验步骤之前的将下层介质过酸除杂的步骤，使用的酸对下层介质具有高选择比。
4.如权利要求3所述的检验方法，其特征在于，
过酸除杂的时间为1～10小时。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711184345.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种精确定位电迁移测试中空洞位置的方法
- 下一篇：一种检测晶圆边缘缺陷的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
