[发明专利]一种实现物理不可克隆功能的增强型电路结构

说明书

技术领域

本发明涉及物理不可克隆技术和信息安全技术，具体涉及一种实现物理不可克隆功能的增强型电路结构。

背景技术

近年来，物理不可克隆功能(physically unclonable function，PUF)作为芯片的可信识别的一种方法，在芯片身份识别和加密运算领域得到广泛的应用，对提高芯片安全性起到了至关重要要的作用。由于PUF要利用芯片物理系统中只与工艺偏差相关的随机元素，固化形成某颗芯片的某个独特的物理特性，实现该芯片的唯一的不可复制的身份信息。如利用器件特性偏差(如基于涂层电容偏差、阈值电压偏差、电阻偏差等)；利用模拟电路特性偏差(如基于offset电压偏差、RC偏差等)；利用数字电路特性偏差(如SRAM PUF、RO PUF、latch PUF、DFF PUF、buskeeper PUF等)。这些被利用的偏差特性的主要问题是温度性差、电压特性差、老化特性差，表现出来的结果是PUF的重复性不好。为了解决PUF重复性的问题，业界通过纠错算法(如ECC算法等)将重复性不好的bit位纠正或者去除。但纠错算法会占用芯片资源，同时增加设计难度。另外，PUF设计中为了保证对称性和节省芯片面积，仍使用了总线结构，很容易通过物理探针探测的方式直接获取PUF输出数据，影响芯片安全性。

为了解决以上问题，可以将一部分PUF结构放入芯片划片槽中，利用芯片划片过程中的工艺偏差，使放入芯片划片槽的部分被概率性地断开，并通过PUF散落在芯片各处的信号处理单元识别输出PUF数字信号，即fuse PUF技术。该技术不需要任何后处理电路即可保证PUF具有较好的温度特性、电压特性和老化特性，并解决PUF的重复性问题。同时具有仅与芯片加工偏差相关的随机性，每颗芯片可以输出的PUF数字bit位为“0”的概率和为“1”的概率随机，满足应用要求。

由于PUF信号处理单元散落在芯片各处，因此，对PUF输出的攻击难度增加，无法通过物理攻击直接获取PUF数据。同时通过控制信号控制PUF的信号处理单元，对PUF bit位进行重构，大大提升了安全性。

fuse PUF技术虽然解决了PUF稳定性的问题和防总线探测的问题，但因为Fuse结构放在划片槽中，使其容易被发现并篡改，这是fuse PUF在实际应用中呈现出的新问题。

发明内容：

针对上述fuse PUF技术存在的不足，本发明中，提供了一种增强型电路结构，包括用于实现物理不可克隆功能的增强型Fuse结构(110)和信号处理单元(120)。激励信号通过增强型Fuse结构(110)和信号处理单元(120)获得响应信号。利用芯片放置在划片槽中的多组fuse线及fuse电路在划片过程中被划片刀随机划断的特性，实现一种不可复制篡改的物理不可克隆功能。所述结构包括多条距离芯片有效图形不同距离的fuse线及多个fuse电路。一对输入输出fuse线对应一个fuse电路，fuse线的条数和电路的个数，定义为i，i为大于0的自然数；如图1所示实施例，在芯片有效图形(2)外环绕一圈sealring(密封圈，3)，两颗芯片的sealring之间的条形空间即为划片槽(1)，条形空间的中心线为划片槽中心线(5)。Fuse结构(包括fuse线及fuse电路，4)放在划片槽内部，fuse线连接芯片内部电路与划片槽中的fuse电路。在芯片划片之后，划片槽中的部分fuse线和fuse电路被物理切断和去除，使Fuse结构的输出信号工作状态与划断之前不同。通过芯片处理单元识别这些信号状态变化，概率性的生成“0”和“1”PUF数据。

上述Fuse结构的fuse线，包含几字图形及其它类似图形，其线宽、间距及比例不受实际应用限制；所述Fuse结构的fuse电路，包含反相器、与门、或门、同或电路、异或电路及其它同类逻辑电路；所述Fuse结构的fuse电路的方向，包含由输入到输出为从左到右、从右到左、从上到下、从下到上及其它类似方向；所述Fuse结构的fuse线与fuse电路的位置关系，包含串行摆放、远离摆放及其它类似位置关系。