[发明专利]一种实现物理不可克隆功能的电路结构

权利要求书

1.一种实现物理不可克隆功能的电路结构，其特征在于，所述结构包括用于实现物理不可克隆功能的fuse结构(110)和信号识别单元(120),fuse结构(110)中的激励信号经由信号识别单元(120)进行电平变化识别从而获得响应输出信号。

2.根据权利要求1所述的电路结构，其特征在于，所述用于实现物理不可克隆功能的fuse结构(110)为半导体导电层从芯片有效图形中绕到芯片划片线区域，并返回到芯片有效图形中的j组连线结构，j为大于0自然数；所述每组fuse结构包含i根距离芯片有效图形不同距离的fuse线，i为大于0的自然数；fuse线的总根数定义为N，N＝i*j；根据芯片划片过程中，划片刀在划片线中通过的位置的不确定性，使得处在划片线中不同位置的多组fuse结构中的多根fuse线，概率性地被划断。

3.根据权利要求1所述的电路结构，其特征在于，所述fuse结构(110)的fuse线宽、间距及比例不受实际应用限制。

4.根据权利要求1所述的电路结构，其特征在于，所述fuse结构(110)的fuse导电层，包含但不限于金属、多晶硅、N阱等材质。

5.根据权利要求1所述的电路结构，其特征在于，所述fuse结构(110)的fuse导电层上方，包含但不限于覆盖包括金属、钝化层等材料。

6.根据权利要求1所述的电路结构，其特征在于，所述信号识别单元(120)包括选通电路和读出电路，根据划片后fuse结构的状态和激励信号，可以输出响应信号，作为物理不可克隆功能的输出。

7.根据权利要求6所述的信号识别单元(120)，其特征在于，所述选通电路控制某根fuse的传输信号是否由读出电路读出作为响应信号；所述选通电路，包含读出控制电路；其特征在于，控制信号可以根据一个PUF fuse的根数N，形成EN0～ENN，分别控制fuse0～fuseN对应的选通管，实现在同一颗芯片上对不同fuse PUF bit的分别选通，形成PUF单元的多个挑战-响应对。

8.根据权利要求6所述的信号识别单元(120)，其特征在于，所述读出电路能够由数字电路识别生成，能够由模拟电路识别生成，也能够由数字电路和模拟电路二者混合识别生成。