[发明专利]用于执行部分读操作的非易失性存储器件及其读取方法

说明书

一种非易失性存储器件包括：第一单元串，包括第一伪单元并且连接到选择的串选择线；第二单元串，包括第二伪单元并且连接到所述选择的串选择线；页缓冲器电路，被配置为选择所述第一单元串和所述第二单元串中的一个单元串以在读操作中读取数据；以及控制逻辑电路，被配置为在所述读操作中向连接到所述第一单元串和所述第二单元串中的所选择的一个单元串的位线施加第一位线电压，以及向连接到所述第一单元串和所述第二单元串中的未选择的一个单元串的位线施加第二位线电压。当选择所述第一单元串时，所述控制逻辑电路断开所述第二伪单元，并且当选择所述第二单元串时，所述控制逻辑电路断开所述第一伪单元。

相关申请的交叉引用

本专利申请要求于2016年11月28日提交的韩国专利申请No.10-2016-0159556的优先权，其全部内容通过引用并入本文。

技术领域

本发明构思涉及半导体存储器件，更具体地，涉及用于执行部分读操作的非易失性存储器件。

背景技术

半导体存储器件可以分类为易失性存储器件或非易失性存储器件。易失性存储器件是仅在器件被供电时才维持其数据的计算机存储器件。换句话说，当易失性存储器的电力中断时，易失性存储器件丢失其存储的数据。非易失性存储器件即使在电力循环(例如，断开和重新打开)之后仍保留其存储的数据。因此，非易失性存储器件用于在没有电力的情况下存储数据。非易失性存储器件的示例包括掩模只读存储器(MROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)等。

非易失性存储器件可以以连接到字线的页为单位读取存储的数据。非易失性存储器件还可以将单独的页划分成多个部分以读取分割的部分。

发明内容

本发明构思的示例性实施方式提供了一种非易失性存储器件。一种非易失性存储器件可以包括：第一单元串，包括第一存储单元和第一伪单元并且连接到选择的串选择线，所述第一存储单元和所述第一伪单元在垂直于衬底的方向上堆叠；第二单元串，包括第二存储单元和第二伪单元并且连接到所述选择的串选择线，所述第二存储单元和所述第二伪单元在垂直于所述衬底的方向上堆叠；页缓冲器电路，被配置为选择所述第一单元串和所述第二单元串中的一个单元串以在读操作中读取数据；以及控制逻辑电路，被配置为在所述读操作中向连接到所述第一单元串和所述第二单元串中的选择的一个单元串的位线施加第一位线电压，以及向连接到所述第一单元串和所述第二单元串中的未选择的一个单元串的位线施加第二位线电压。当选择所述第一单元串时，所述控制逻辑电路断开所述第二伪单元，并且当选择所述第二单元串时，所述控制逻辑电路断开所述第一伪单元。所述第二位线电压具有低于所述第一位线电压的电平。

本发明构思的示例性实施例提供了一种读取非易失性存储器件的方法，所述非易失性存储器件包括：第一单元串，包括第一存储单元和第一伪单元并连接到选择的串选择线，所述第一存储单元和所述第一伪单元在垂直于衬底的方向上堆叠；以及第二单元串，包括第二存储单元和第二伪单元并且连接到所述选择的串选择线，所述第二存储单元和所述第二伪单元在垂直于所述衬底的方向上堆叠。所述方法可以包括：向连接到所述第一单元串的第一位线施加第一位线电压；向连接到所述第二单元串的第二位线施加第二位线电压；当选择所述第一单元串时，向连接到所述第一伪单元的第一伪字线施加第一伪字线电压，并且向连接到所述第二伪单元的第二伪字线施加第二伪字线电压；以及感测存储在所述第一单元串的选择的存储单元中的数据。当选择所述第一单元串时，所述第一伪单元被接通并且所述第二伪单元被断开。