[发明专利]使用FPGA实现中值滤波的方法有效
| 申请号： | 201711193712.X | 申请日： | 2017-11-24 |
| 公开（公告）号： | CN107993202B | 公开（公告）日： | 2022-05-27 |
| 发明（设计）人： | 庄洪毅;陈小林;李荅群;吴志佳 | 申请（专利权）人： | 中国科学院长春光学精密机械与物理研究所 |
| 主分类号： | G06T5/00 | 分类号： | G06T5/00 |
| 代理公司： | 深圳市科进知识产权代理事务所(普通合伙) 44316 | 代理人： | 赵勍毅 |
| 地址： | 130033 吉林省长春*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 使用 fpga 实现 中值 滤波 方法 | ||
1.一种使用FPGA实现中值滤波的方法，其特征在于，包括以下步骤：
(1)通过m个异步FIFO存储器缓存m行图像数据；
(2)每个异步FIFO存储器分别读出m个图像数据，共m2个图像数据送入排序机；
(3)排序机内形成m×m像素矩阵，对m2个图像数据进行排序并计算出中值；
(4)将排序机内像素矩阵中间的图像数据替换为中值；
(5)将排序机内像素矩阵的最左边一列的m个图像数据分别存回到相应的异步FIFO存储器中；
(6)每个异步FIFO存储器各读出1个图像数据，共m个图像数据送入排序机；
(7)排序机内再次形成m×m像素矩阵，对m2个图像数据进行排序且得到中值；
(8)将排序机内像素矩阵中间的图像数据替换为中值；
(9)循环步骤(5)～(8)遍历m个异步FIFO存储器中的所有图像数据之后再进行步骤(10)，此时，中值滤波的m×m窗口已经扫过一行图像数据；
(10)按照原图像的像素行排列的顺序，存有上边一行的像素的异步FIFO存储器将其内部的图像数据存入缓存，并将原图像的下一行未经处理的像素存入到该异步FIFO存储器，所述缓存包括：RAM，SRAM，DDR存储器；
(11)经过步骤(10)，每个异步FIFO存储器再次各存有一行图像数据，即每个异步FIFO存储器再次缓存m行图像数据，循环步骤(1)～(10)，遍历原图像所有像素行；
(12)缓存中存放的一整幅图像就是经过中值滤波处理的图像。
2.如权利要求1所述的使用FPGA实现中值滤波的方法，其特征在于，m的取值是奇数。
3.如权利要求1或2所述的使用FPGA实现中值滤波的方法，其特征在于，m的取值是3。
4.如权利要求1所述的使用FPGA实现中值滤波的方法，其特征在于，步骤(12)中，所述缓存当中存放了一整幅图像就是经过中值滤波处理后的图像，所述缓存包括RAM，SRAM，DDR存储器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院长春光学精密机械与物理研究所，未经中国科学院长春光学精密机械与物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711193712.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种配电箱
- 下一篇：一种低能耗地埋预装式变电站
