[发明专利]一种用于片上处理器中以太网控制器的验证方法在审
| 申请号： | 201711202545.0 | 申请日： | 2017-11-24 |
| 公开（公告）号： | CN107943745A | 公开（公告）日： | 2018-04-20 |
| 发明（设计）人： | 霍卫涛;杨海波;王玉欢;胡小婷 | 申请（专利权）人： | 中国航空工业集团公司西安航空计算技术研究所 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;H04L12/26 |
| 代理公司： | 中国航空专利中心11008 | 代理人： | 王中兴 |
| 地址： | 710000 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 用于 处理器 以太网 控制器 验证 方法 | ||
1.一种用于片上处理器中以太网控制器的验证方法，所述验证方法使用以太网控制器测试平台，所述测试平台包括存储器模型(1)、外部中断事件触发(2)以及以太网模型(3)；其特征在于所述验证方法包括以下场景，其步骤分别为：
a)控制器发送验证期间：以太网的帧的构建以及数据的比对通过以太网模型(3)中以太网包创建任务(303)构造出期望的以太网数据包；通过存储器写任务(304)存储在SoC中外挂的存储器模型中的空闲地址位段的发送帧存储空间(102)，同时将发送数据包的起始地址和长度控制信息写到外挂存储器模型的发送控制信息(101)地址；CPU根据测试控制信息配置以太网控制器DMA的起始地址以及帧长信息完成帧的发送；发送完成后测试项检测接收的实际数据包，同时完成数据的比对并且输出测试结果；
b)控制器接收测试期间：CPU将以太网控制器的目的地址配置为SoC外挂存储器存储模型(1)的接收帧地址；以太网模型(3)中以太网包创建任务(303)构造出期望的以太网数据包并通过以太网模型(3)中的以太网发送任务(301)将数据MAC/PHY接口发送给以太网控制器，控制器DMA根据配置的目的地址将接收的数据写到相应的外挂存储器模型(1)接收帧存储(104)地址，同时将接收帧的控制信息写到外挂存储器模型(1)的接收控制信息(103)地址，测试项完成数据的比对并且输出测试结果；
c)以太网控制器外环绕测试期间，以太网模型(3)中以太网包创建任务(303)构造出期望的以太网数据包并存储到在SoC外挂存储器模型(1)发送帧存储空间(102)，同时将发送数据包的起始地址和长度控制信息写到外挂存储器模型的发送控制信息(101)地址；CPU将以太网控制器的目的地址配置为SoC外挂存储器存储模型(1)的接收帧(104)地址，启动收发；收发完成后测试项完成数据的比对并且输出测试结果。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司西安航空计算技术研究所，未经中国航空工业集团公司西安航空计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711202545.0/1.html，转载请声明来源钻瓜专利网。
