[发明专利]一种SiC基UMOSFET的制备方法及SiC基UMOSFET

说明书

技术领域

本发明涉及半导体器件技术领域。更具体地，涉及一种SiC基UMOSFET(沟槽型MOSFET，U-shaped Metal-Oxide-Semiconductor Field-Effect Transistor)的制备方法及SiC基UMOSFET。

背景技术

SiC是一种宽禁带半导体材料，具有高饱和电子迁移率、高击穿电场强度、以及高热导率等优点，特别适合应用于高压、大电流、高温、高辐射等环境。

作为一种开关器件，SiC基金属-氧化物半导体场效应晶体管(MOSFET-Metal-Oxide-Semiconductor Field-Effect Transistor)较同等电气级别的Si基绝缘栅双极型晶体管(IGBT-Insulated Gate Bipolar Transistor)具有更高的工作频率，更低的功耗。因此，SiC基MOSFET被广泛用于逆变器、光伏、风电、轨道列车、航空、直流高压电力传输等领域，并且随着电气等级的不断提高，SiC基半导体器件的应用优势越发显著。

作为开关器件的SiC基MOSFET从结构上主要分为两类，一类是平面型，一类是沟槽型。平面型MOSFET是通过在SiC外延层上选择注入离子形成P掺杂区和N+区，直接通过高温热生长在外延层表面生长一层氧化层，然后在氧化层上淀积一层多晶硅并将多晶硅图形化处理后形成栅极。而沟槽型MOSFET是在外延层上挖槽，将被介质层包裹的多晶硅栅极放置其中。

由于沟槽型SiC基MOSFET通过将导电沟道竖直放置，提高了导电沟道的密度，消除了平面型MOSFET中的JFET(结型场效应晶体管，Junction Field-Effect Transistor)区，从而实现了更低的导通电阻而备受青睐。但是，由于目前SiC外延生长通常基于Si晶面，而在SiC的各个晶面中，Si晶面的氧化速度最慢，因此外延层上的沟槽在经过高温热氧化后沟槽底部的氧化层厚度会明显薄于沟槽侧壁，这使得器件在阻断高电压时沟槽底部栅氧层很容易因为其中的电场过强而发生击穿，进而使得整个半导体器件失效。同时，厚度偏薄的沟槽底部栅氧层导致栅漏电容会偏高，半导体器件的频率响应特性会偏差。

因此，需要提供一种SiC基UMOSFET及其制备方法，SiC基UMOSFET具有高可靠性和低栅漏电容。

发明内容

本发明要解决的第一个技术问题是提供一种SiC基UMOSFET的制备方法。

本发明要解决的第二个技术问题是提供一种SiC基UMOSFET。

为解决上述第一个技术问题，发明采用如下的技术方案：

一种SiC基UMOSFET的制备方法，该制备方法包括如下步骤：

S1：选取在N+型4H-SiC衬底的正面同质生长有一N-型外延层的外延片；

S2：对N-型外延层进行P型掺杂或P型外延生长，形成一P掺杂层；

S3：在P掺杂层上淀积一第一介质掩膜层，通过光刻在第一介质掩膜层上形成一离子注入窗口，使得位于离子注入窗口处的P掺杂层裸露；

S4：经离子注入窗口向裸露的P掺杂层进行N+型离子注入，然后将第一介质掩膜层剥离，再进行第一退火处理，在P掺杂层内形成一N+型离子注入层，N+型离子注入层的上表面与P掺杂层的上表面重合，且N+型离子注入层的厚度小于P掺杂层；

S5：在P掺杂层上表面淀积一第二介质掩膜层，通过光刻在第二介质掩膜层上形成一栅极沟槽窗口，使得位于栅极沟槽窗口处的N+型离子注入层裸露；

S6：经栅极沟槽窗口依次对裸露的N+型离子注入层以及位于N+型离子注入层下面的P掺杂层进行刻蚀至低于N-型外延层的上表面，形成栅极沟槽，且P掺杂层和N+型离子注入层均被栅极沟槽分成两部分；

S7：向栅极沟槽底部的N-型外延层进行氧离子注入，在栅极沟槽底部的N-型外延层内形成一氧离子注入层，然后将第二介质掩膜层剥离；

S8：进行热氧化处理，使得氧离子注入层被氧化，在栅极沟槽底部及其侧壁形成一氧化层，且栅极沟槽底部的氧化层的厚度大于或等于栅极沟槽侧壁的氧化层；

S9：在栅极沟槽内及其两侧的凸台表面淀积一多晶硅层，使得多晶硅层将栅极沟槽刚好填平；

S10：通过光刻使得栅极沟槽内的多晶硅层被光刻胶覆盖，且栅极沟槽两侧凸台面上的多晶硅层裸露，然后通过刻蚀将栅极沟槽两侧凸台面上的多晶硅层去除，留在栅极沟槽内的多晶硅层形成多晶硅栅极；

S11：在多晶硅栅极以及栅极沟槽两侧的凸台表面淀积介质层；