[发明专利]一种适用于高速模数转换器的预处理时序控制电路有效
| 申请号： | 201711204173.5 | 申请日： | 2017-11-27 |
| 公开（公告）号： | CN107835022B | 公开（公告）日： | 2020-04-03 |
| 发明（设计）人： | 赵喆;李雷;刘建;李长猛;刘寅 | 申请（专利权）人： | 北京华大九天软件有限公司 |
| 主分类号： | H03M1/38 | 分类号： | H03M1/38 |
| 代理公司： | 北京德崇智捷知识产权代理有限公司 11467 | 代理人： | 王金双 |
| 地址： | 100102 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 适用于 高速 转换器 预处理 时序 控制电路 | ||
1.一种适用于高速模数转换器的预处理时序控制电路，包括判断逻辑单元、置位控制逻辑单元、采样判断逻辑单元、可编程延迟单元，其特征在于，
所述判断逻辑单元，其接收比较输出信号，并判断比较输出信号是否有效；
所述置位控制逻辑单元，其接受所述判断逻辑单元控制进行逻辑置位；
所述采样判断逻辑单元，其接收采样时钟信号，控制所述可编程延迟单元的延迟时间；
所述可编程延迟单元，其接收采样判断逻辑单元发出的控制信号、所述判断逻辑单元的判断结果信号和静态控制信号，输出比较时钟；
时序控制电路产生置位控制信号，所述置位控制信号置位开关电容阵列，为下一位信号的比较过程做准备；
锁存和解码模块将所述置位控制信号锁存，并解码成后续数字系统分析的多位数字输出信号；
比较时钟控制高速比较器进行下一位信号的比较；
高速比较器根据开关电容阵列的保持结果比较出输出信号。
2.根据权利要求1所述的适用于高速模数转换器的预处理时序控制电路，其特征在于，所述判断逻辑单元，其根据对比较输出信号的有效性判断结果，控制置位控制逻辑单元的逻辑置位。
3.根据权利要求1所述的适用于高速模数转换器的预处理时序控制电路，其特征在于，所述采样判断逻辑单元在每位置位的同时接收采样时钟信号，判断采样结束时刻，在采样结束的前N个置位周期内，动态控制可编程延迟单元的延迟时间，其中N最小值为0，最大值为置位周期总数。
4.根据权利要求3所述的适用于高速模数转换器的预处理时序控制电路，其特征在于，当所述采样判断逻辑单元接收的采样信号对应于置位控制逻辑模块的置位信号时，增加所述可编程延迟单元的延迟时间。
5.一种高速模数转换器，其特征在于，所述高速模数转换器，包括权利要求1-4中任一项所述的适用于高速模数转换器的预处理时序控制电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京华大九天软件有限公司，未经北京华大九天软件有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711204173.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种可变延时异步时序控制电路及控制方法
- 下一篇：一种逐次逼近型数模转换器
