[发明专利]一种碳化硅的选择性氧化方法

说明书

本发明公开一种碳化硅的选择性氧化方法，包括如下步骤：S1：在碳化硅基片(1)上淀积一掩膜层(2)，然后通过光刻对掩膜层(2)进行图形化处理，使得碳化硅基片(1)表面的第一待氧化区域裸露，其第二待氧化区域被掩膜层(2)覆盖；S2：通过离子注入的方式向第一待氧化区域注入氧离子(3)，然后将掩膜层(2)剥离，在碳化硅基片(1)的第一待氧化区域向内形成一氧离子注入层(4)；S3：进行高温热氧化处理，使得第一待氧化区域和第二待氧化区域均被氧化，形成一氧化层(5)，且第一待氧化区域的氧化层(5)的厚度大于第二待氧化区域的氧化层(5)的厚度，二者的连接处呈鸟嘴形。所述碳化硅的选择性氧化方法通过氧离子的注入在氧离子注入区与非注入区交界处形成鸟嘴形结构。

技术领域

本发明涉及半导体微纳器件加工技术领域。更具体地，涉及一种碳化硅(SiC)的选择性氧化方法。

背景技术

选择性氧化是在Si基CMOS(互补金属氧化物半导体，Complementary Metal OxideSemiconductor)器件制备中普遍使用的一种隔离技术，简称LOCOS(硅局部氧化隔离，LocalOxidationofSilicon)，是以氮化硅为掩膜实现硅的选择性氧化，从而在除了栅极区域外可以生长出一层厚厚的隔离氧化层。这种工艺的好处在于氧化层边缘会由于场氧的侧向侵蚀效应而形成平缓的结构过渡，避免了结构尖角，缓解了电场聚集效应。这种结构通常称为“鸟嘴”结构。

相比于Si材料，碳化硅(SiC)材料，作为第三代半导体材料中的重要组成部分，具有宽禁带、高临界击穿电场强度、高饱和电子迁移率、高热导率等优点，是制备高电压、大电流电力电子器件的理想材料，并且能很好的应对高辐射、高温等严苛环境条件下的应用需求。

然而，由于外延技术的局限，现有技术中极大部分4H-SiC外延片都是基于SiC的Si晶面外延的，而Si晶面的氧化速度非常慢，即使在1250℃的高温下，也无法在短时间里生长出厚度满足电学隔离的氧化层。这就使得在SiC上无法实现有效的LOCOS工艺。所以通常人们选择直接淀积介质层的方式来制备场板型终端结构，但这种方法在刻蚀介质层后会形成结构尖角，并不会像Si材料的LOCOS工艺那样形成缓和的过渡，从而引起电场聚集，导致器件漏电或击穿。

因此，需要提供一种碳化硅的选择性氧化方法。

发明内容

本发明要解决的第一个技术问题是提供一种碳化硅的选择性氧化方法。

为解决上述第一个技术问题，发明采用如下的技术方案：

一种碳化硅的选择性氧化方法，包括如下步骤：

S1：在碳化硅基片上淀积一掩膜层，然后通过光刻对掩膜层进行图形化处理，使得碳化硅基片表面的第一待氧化区域裸露，其第二待氧化区域被掩膜层覆盖；

S2：通过离子注入的方式向第一待氧化区域注入氧离子，然后将掩膜层剥离，在碳化硅基片的第一待氧化区域向内形成一氧离子注入层；

S3：进行高温热氧化处理，使得第一待氧化区域和第二待氧化区域均被氧化，形成一氧化层，且第一待氧化区域的氧化层的厚度大于第二待氧化区域的氧化层的厚度，二者的连接处呈鸟嘴形。

作为技术方案的进一步改进，所述步骤S2中，氧离子的注入能量为10keV至1MeV。

作为技术方案的进一步改进，氧离子的注入剂量为1×10¹²cm^-2至1×10¹⁸cm^-2。

作为技术方案的进一步改进，氧离子的注入温度为0至1000℃。

作为技术方案的进一步改进，所述高温热氧化处理的温度为900℃至2000℃。

作为技术方案的进一步改进，所述掩膜层的材质为光刻胶。