[发明专利]半导体装置封装及其制造方法

说明书

本揭露涉及半导体装置封装及其制造方法。一种半导体装置封装包含衬底、半导体芯片、第一环结构及第二环结构。所述衬底包含表面。所述半导体芯片位于所述衬底的所述表面上方。所述第一环结构位于所述衬底的所述表面上方。所述第二环结构位于所述衬底的所述表面上方，其中所述第一环结构位于所述半导体芯片与所述第二环结构之间。

技术领域

本揭露涉及半导体装置封装及其制造方法。

背景技术

在集成电路的封装中，半导体裸片可通过接合来堆叠，且可被接合到例如内插件及封装衬底等其它封装组件。所得封装被称为三维集成电路(3DIC)。然而，翘曲、共面性及底胶爆裂问题对于3DIC来说是挑战。

发明内容

在一个方面中，本揭露涉及一种半导体装置封装，所述半导体装置封装包括衬底，其包含表面；半导体芯片，其位于所述衬底的所述表面上方；第一环结构，其位于所述衬底的所述表面上方；及第二环结构，其位于所述衬底的所述表面上方，其中所述第一环结构位于所述半导体芯片与所述第二环结构之间。

附图说明

当结合附图阅读时，依据以下详细描述最佳地理解本揭露的实施例的方面。应注意，根据行业中的标准实践，各种构件未按比例绘制。实际上，为论述清晰起见，可任意地增大或减小各种构件的尺寸。

图1是图解说明制造根据本揭露的一或多个实施例的各个方面的半导体装置封装的方法的流程图。

图2A、图2B、图2C、图2D、图2E及图2F是在制造根据本揭露的一或多个实施例的半导体装置封装的各种操作中的一个处的示意图。

图3A及图3B是根据本揭露的一或多个实施例的半导体装置封装的示意图。

图4A及图4B是根据本揭露的一或多个实施例的半导体装置封装的示意图。

图5是根据本揭露的一或多个实施例的半导体装置封装的示意性横截面图。

图6A、图6B、图6C及图6D是在制造根据本揭露的一或多个实施例的半导体装置封装的各种操作中的一个处的示意图。

图7A及图7B是根据本揭露的一或多个实施例的半导体装置封装的示意图。

具体实施方式

以下揭露内容提供许多不同实施例或实例以用于实施所提供标的物的不同特征。下文描述元件及布置的具体实例以简化本揭露。当然，这些只是实例并不打算具限制性。举例来说，在以下描述中，第一构件形成于或第二构件上方或第二构件上可包含其中第一构件与第二构件形成为直接接触的实施例，且还可包含其中额外特征可形成于第一构件与第二构件之间使得第一构件与第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复参考编号及/或字母。此重复是出于简化及清晰目的且实质上并不决定各种实施例及/或所论述配置之间的关系。

此外，本文中可为易于描述起见而使用空间相对术语(例如，“下方”、“下面”、“下部”、“上方”、“上部”、“上”等)来描述一个元件或构件与另一元件或构件的关系，如各图中所图解说明。除了图中所描绘的定向之外，空间相对术语还打算囊括装置及/或元件在使用中的不同定向。可以其它方式定向设备(旋转90度或处于其它定向)且因此可以其它方式解释本文中所使用的空间相对描述符。

如本文中所使用，例如“第一”、“第二”及“第三”等术语描述各种元件、组件、区、层及/或区段，这些元件、组件、区、层及/或区段不应受这些术语限制。这些术语可仅用于区分一个元件、组件、区、层或区段与另一元件、组件、区、层或区段。例如“第一”、“第二”及“第三”等术语当在本文中使用时并不暗示顺序或次序，除非上下文明确指示。