[发明专利]外围电路接触孔形成方法、三维存储器及电子设备

说明书

本发明提供一种外围电路接触孔形成方法、三维存储器及电子设备。其中，所述外围电路接触孔形成方法，包括：在衬底上形成外围电路；形成覆盖所述外围电路的对准基准层，其中，所述对准基准层的面积大于所述外围电路中主动区域的面积；在所述衬底上全面形成电介质层；以所述对准基准层为对准基准，采用基于自对准技术的光刻工艺穿过所述电介质层形成外围电路接触孔。本发明提供的外围电路接触孔形成方法中，由于对准基准层的面积大于主动区域的面积，因而可以有效降低自对准技术的实现难度，提高自对准技术的准确性，从而经过光刻工艺刻蚀出位置精准的外围电路接触孔，进而可以提高三维存储器的成品率和质量。

技术领域

本发明涉及半导体技术领域，具体涉及一种外围电路接触孔形成方法、三维存储器及电子设备。

背景技术

随着对集成度和存储容量需求的不断发展，存储器技术不断进步，随着二维平面存储器的尺寸缩小到了十几纳米级别(16nm、15nm甚至14nm)，每个存储单元也变得非常小，使得每个单元中仅有少数几个电子，材料对电子控制能力随之变弱，随之引起的串扰问题使得进一步缩小存储单元的尺寸变得非常困难而且不够经济。因此，三维存储器应运而生，其是一种基于平面存储器的新型产品，通过存储单元的立体堆叠实现存储容量的扩展。

三维存储器主要由核心存储单元和外围电路组成，其形成过程通常是先进行外围电路的制作，然后进行核心三维存储单元的制作，最后进行接触孔及后端连线的制作。其中，接触孔的制作通常是采用基于自对准技术的光刻工艺实现的，请参考图1，其示出了一种理想情况下形成外围电路接触孔的示意图，如图所示，理想情况下，在形成外围电路后，在外围电路上方会形成电介质层，然后在电介质层中采用光刻工艺开孔形成外围电路接触孔，其中，在光刻时以主动区域(英文名称：activearea)为对准基准实现自对准，从而保证接触孔准确地落到栅极和N掺杂区上。

而随着器件尺寸越来越小，主动区域的尺寸也逐渐缩小，这样就大幅增加了自对准技术实现的难度，请参考图2，其示出了一种实际应用中形成外围电路接触孔的示意图，如图所示，在实际应用中，由于主动区域尺寸过小，经常导致自对准技术实现时出现偏差，进而导致刻蚀得到的接触孔的位置发生偏离，从而引发一系列问题，例如，接触孔填充金属形成接触线后，该接触线与轻掺杂集极之间容易形成肖特基接触，影响器件性能；又如，接触孔偏离较大时可能导致无法着陆到栅极或N掺杂区上，从而导致连线失败。

鉴于上述问题，目前迫切需要提供一种针对小尺寸器件的精准性更高的外围电路接触孔形成方法。

发明内容

针对现有技术中的缺陷，本发明提供一种外围电路接触孔形成方法、三维存储器及电子设备，以提高形成外围电路接触孔的精准性，进而提高产品成品率和质量。

第一方面，本发明提供的一种外围电路接触孔形成方法，包括：在衬底上形成外围电路；

形成覆盖所述外围电路的对准基准层，其中，所述对准基准层的面积大于所述外围电路中主动区域的面积；

在所述衬底上全面形成电介质层；

以所述对准基准层为对准基准，采用基于自对准技术的光刻工艺穿过所述电介质层形成外围电路接触孔。

在本发明提供的一个变更实施方式中，在形成覆盖所述外围电路的对准基准层之前，还包括：

形成覆盖所述外围电路的高温氧化隔离层。

在本发明提供的另一个变更实施方式中，所述对准基准层为刻蚀阻挡层，所述刻蚀阻挡层的材质不同于所述电介质层的材质。

在本发明提供的又一个变更实施方式中，所述刻蚀阻挡层的材质为氮化物。

在本发明提供的又一个变更实施方式中，所述氮化物包括氮化硅。

在本发明提供的又一个变更实施方式中，所述刻蚀阻挡层的厚度大于500埃米。