[发明专利]使用二进制保存激励和仿真结果的链路层验证平台和方法

说明书

技术领域

本发明涉及芯片验证技术，具体的说是一种使用二进制保存激励和仿真结果的链路层验证平台和方法。

背景技术

在IC/FPGA设计领域，随着设计规模的不断增大，仿真验证所占用的时间也变得越来越长。通常对于待测设计会搭建一个测试平台（Testbench）。测试平台是一段仿真代码，常采用Verilog、VHDL、SystemC等语言编写。

现有通常验证平台结构，如附图1所示，现有测试平台（Testbench），通常如图所示，使用代码编写报文产生模块(Frame_Gen)产生测试激励，经过待测设计(DUT)后得到测试结果，将结果输出给报文检查模块(Frame_Chk)，检查待测设计的正确性。

在上述现有技术中，通常由于链路层协议可能会比较复杂，测试报文数据结构类型比较多，因此测试激励内容数量巨大，输出结果可能会由于待测设计的配置不同而产生结果不同，对于结果的检查比较困难。通常的方法是在结果检查模块编写期望收到的结果与之对比，或者通过仿真波形查看结果，验证效率较低。

发明内容

本发明针对目前技术发展的需求和不足之处，提供一种使用二进制保存激励和仿真结果的链路层验证平台和方法。

本发明提出使用二进制保存激励和仿真结果的链路层验证平台，解决上述技术问题采用的技术方案如下：所述QPI协议链路层验证平台使用Verilog语言编写，利用生成二进制格式文件验证芯片链路层功能，其结构包括：

报文产生模块，用来产生测试激励报文；报文产生模块包含一TXT_GEN模块，用于将激励文件保存为二进制格式文件；所述TXT_GEN模块设置有Data_gen.v和Data_exp.v；Data_gen.v用来保存报文产生的原始报文，Data_exp.v用来保存经过待测设计处理后的期望得到的结果报文；

待测设计，指链路层接口模块，用来处理激励报文；

报文检查摸块，用来接收待测设计输出的结果报文；报文检查摸块同样包含一TXT_GEN模块，用于将接收到的结果报文保存为二进制格式文件Data_rcv.v；通过对比所述Data_exp.v与Data_rcv.v文件，来检查所述链路层接口模块的测试是否符合预期，完成芯片链路层验证。

进一步，所述待测设计采用QPI协议的链路层接口模块；

所述报文产生模块根据QPI协议的链路层数据格式，产生多种Flit报文；在产生多种Flit报文的同时，按照顺序生成Data_gen.v文件，记录报文的生产；

根据上述多种Flit报文经过待测设计的处理及预期，编写Verilog task同时将预期结果写入Data_exp.v。

进一步，所述报文检查模块按照顺序将链路层接口模块每一路通道接收到的结果分别保存成Data_rcv.v文件；所述Data_rcv.v文件名称前缀与所述Data_exp.v名称保持一定关联。

进一步，所述报文产生模块的TXT_GEN模块能够保存多组文件；所述Data_gen.v和Data_exp.v所保存的报文文件针对于所述链路层接口模块的某一路通道；所述报文检查摸块的TXT_GEN模块，将所述链路层接口模块每一通道的输出保存成为一个结果文件。

进一步，采用常用文件对比软件进行Data_exp.v与Data_rcv.v文件对比；当结果报文不符合预期时，通过Data_gen.v文件进行异常报文的位置定位。

本发明还提出使用二进制保存激励和仿真结果的链路层验证方法，使用Verilog语言编写测试平台,利用生成二进制格式文件验证芯片链路层功能，实现流程包括：

步骤一，产生测试激励报文，将激励报文保存为二进制文件；

通过报文产生模块产生测试激励报文，报文产生模块内部的TXT_GEN模块将激励报文保存为二进制格式文件；所述TXT_GEN模块保存有Data_gen.v和Data_exp.v；所述Data_gen.v用来保存报文产生的原始报文，所述Data_exp.v用来保存经过DUT处理后的期望得到的结果报文；

步骤二，通过待测设计处理激励报文，

待测设计采用链路层接口模块，通过所述链路层接口模块处理激励报文；

步骤三，获得激励报文经待测设计处理后输出的结果报文，将结果报文保存为二进制格式文件，检查结果报文完成芯片链路层验证；