[发明专利]预处理方法及晶片处理方法

说明书

本发明提供一种预处理方法及晶片处理方法，该预处理方法包括：预处理步骤，在腔室内壁形成保护层；保护层修饰步骤，增加保护层在过薄区域的厚度，和/或减少保护层在过厚区域的厚度。本发明提供的预处理方法，其不仅可以通过形成保护层来防止腔室壁上的金属和颗粒在工艺过程中掉落在晶片表面，而且还可以提高该保护层的均匀性，从而可以改善工艺缺陷及减少因保护层缺失而导致的部件损耗。

技术领域

本发明涉及半导体制造技术领域，具体地，涉及一种预处理方法及晶片处理方法。

背景技术

在半导体制造工业中，随着集成电路制程的不断更新，工艺节点的不断进步，对刻蚀工艺及刻蚀腔室的均匀性、稳定性，以及工艺结果的关键尺寸的一致性等的要求越来越高。

但是，在刻蚀腔室进行工艺的过程中，由于工艺残留物，硬件的损耗及老化而导致的工艺结果偏移(包括刻蚀速率偏移，关键尺寸偏移)，由于颗粒累积而导致的缺陷数量增加等都是量产过程中无法避免的问题，因此，如何保持腔室稳定性以及在不同晶片间工艺初始环境的一致性，以及降低腔室的颗粒数量，是在工艺节点不断向前发展过程中的一个重要问题。

目前常用的方案是采用片间干法清洗及定期进行维护的方式保证在量产过程中不同晶片间的腔室环境尽量趋于一致，但是，由于腔室内部环境会在长期使用过程中不断变化，导致腔室壁有残留物无法清除，腔室内部件在等离子体的长期轰击作用下出现一定程度的耗损。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种预处理方法及晶片处理方法，其不仅可以通过形成保护层来防止腔室壁上的金属和颗粒在工艺过程中掉落在晶片表面，而且还可以提高该保护层的均匀性，从而可以改善工艺缺陷及减少因保护层缺失而导致的部件损耗。

为实现本发明的目的而提供一种预处理方法，包括：

预处理步骤，在腔室内壁形成保护层；

保护层修饰步骤，增加所述保护层在过薄区域的厚度，和/或减少所述保护层在过厚区域的厚度。

优选的，在所述保护层修饰步骤中，在所述腔室内壁形成补偿层，且所述补偿层在所述过薄区域的厚度大于其余区域的厚度。

优选的，根据所述过薄区域在所述腔室内的位置，设定腔室压力和/或通入激励线圈中的电流，以使所述补偿层在所述过薄区域的厚度大于其余区域的厚度。

优选的，在所述保护层修饰步骤中，对所述保护层进行刻蚀，且刻蚀所述过厚区域的保护层厚度大于其余区域的保护层厚度。

优选的，对所述保护层进行刻蚀采用的工艺气体包括O₂、NF₃、SF₆中的至少一种。

优选的，工艺气体的流量的取值范围在10～2000sccm；射频功率的取值范围在100～5000W；腔室压力的取值范围在5～400mT；工艺时间的取值范围在5～60s。

优选的，若所述保护层修饰步骤是增加所述保护层在过薄区域的厚度，则所述预处理步骤的工艺时间相对于常规时间缩短；

所述常规时间是单独进行所述预处理步骤的工艺时间。

优选的，若所述保护层修饰步骤是减少所述保护层在过厚区域的厚度，则所述预处理步骤的工艺时间与常规时间相同；

所述常规时间是单独进行所述预处理步骤的工艺时间。

优选的，在所述预处理步骤中，工艺气体包括含碳氟的气体或者含硅的气体，或者包括混合气体，所述混合气体包括氩气和/或氧气，以及含碳氟的气体或者含硅的气体。